PLAN DE COURS : GIF-7903

PLAN DE COURS
Automne 2011
GIF-7903 83149 - Conception de systèmes VLSI
Informations générales
Crédits :
Temps consacré :
Mode d'enseignement :
Site Web :
Intranet Pixel :
Enseignant(s) :
Responsable :
Date d'abandon sans échec :
3
3-3-3
Présentiel
http://gif7903.gel.ulaval.ca
https://pixel.fsg.ulaval.ca
Roy, Sébastien [email protected]
à déterminer
15 Novembre 2011 à 23h59
Description sommaire
Ce cours traite de la conception de systèmes numériques sur une puce reconfigurable de type FPGA
(«Field-Programmable Gate Array»). La matière couvre le flot de la conception de systèmes
numériques se basant sur un langage de description de matériel évolué (VHDL); le langage VDHL en
modélisation structurale et comportementale; les techniques de simulation; la synthèse logique; les
opérateurs et les représentations arithmétiques sur un circuit numérique; les coeurs d'IP et la
méthodologie des systèmes sur une puce («System-on-a-Chip» ou SoC).
Objectifs
À la fin de ce cours, l'étudiant devra être en mesure de :
• connaître l'architecture des divers types de composants logiques programmables (PALs,
EPLDs, FPGAs et CPLDs), en particulier l'architecture de certaines familles représentatives
de FPGAs, et être en mesure d'effectuer un choix éclairé quant à la composante adéquate pour
une application donnée;
• maîtriser le langage de description de matériel VHDL, en tant qu'outil de description, de
simulation et de synthèse;
• maîtriser le flot de conception de circuits numériques sur puces FPGA, depuis le design de
référence jusqu'à la validation par le biais de bancs d'essai;
• maîtriser les techniques de conception de base en logique combinatoire et séquentielle et être
capable de déterminer, pour un problème donné, le compromis approprié entre une
1/5
implantation série et une implantation parallèle;
• comprendre les diverses représentations arithmétiques de base de même que les techniques de
conception d'opérateurs arithmétiques;
• comprendre l'intégration de blocs fonctionnels en un système de haut niveau dans le cadre de
la méthodologie système sur puce (``System-on-a-Chip'');
• maîtriser les outils de simulation et synthèse logique ainsi que les outils de placement et
routage automatique associés à la plateforme FPGA privilégiée au laboratoire.
Contenu
• Introduction (3h) : Plan de cours, critères d'évaluation, historique du VLSI, cube de
performance, fossé du design, matériel vs logiciel, exemples de fonctions logiques.
• Circuits logiques (3h) : Types de circuits, modules logiques (fonctions, processus), logique
combinatoire, machines à états, avant-goût du VHDL (entité, architecture, processus).
• Technologies logiques (6h) : Arbre de la logique, dispositifs logiques programmables (PALs,
EPLDs, FPGAs, CPLDs), types de reprogrammabilité, architectures de FPGAs choisies (e.g.
Xilinx, Altera, Actel, Atmel).
• Introduction au VHDL (6h) : Flot de design VHDL, survol, éléments lexicologiques, types
de données, logique standard, standard numérique, commandes parallèles.
• Synthèse de circuits numériques (2h) : Utilisation du VHDL en synthèse de circuits,
contraintes et divergences avec le VHDL standard, logiciels de synthèse.
• Opérateurs arithmétiques (3h) : Représentations arithmétiques alternatives (e.g.
arithmétique redondante), multiplieurs série et parallèle, multiplieurs en tableaux, multiplieurs
de Booth modifié.
• Designs paramétrisables et bancs d'essai (3h) : Clauses generic, configurations, bancs
d'essai par vecteurs de test et par régression.
• Simulation comportementale (2h) : Utilisation du VHDL en simulation de circuits,
contraintes et divergences avec le VHDL standard, simulateurs.
• Modularité et gestion de projets complexes en VHDL (3h) : Structures block, paquets,
sous-programmes, bibliothèques.
• Pipelinage, structures en arbre et en cascade (2h) : FPGAs en traitement de signal,
pipelinage, structures récursives en VHDL.
• VHDL avancé (3h) : Variables partagées, alias, résolution des signaux, ports, bus, styles de
modélisation, signaux gardés.
• Intégration de systèmes (3h) : Interconnexion de blocs fonctionnels, bus partagé,
méthodologie système-sur-puce, réseautique-sur-puce, bus Wishbone, réseaux reconfigurables
2/5
analogiques, hybrides
Déroulement du cours
L'enseignement est de type magistral à raison de 3 heures par semaine et comporte une séance de
laboratoire hebdomadaire en horaire libre. Les calculatrices approuvées par la faculté sont permises
aux examens, mais généralement inutiles. Les notes de cours et autres documents pertinents sont
permis aux examens.
Détails sur les modalités d'évaluation
La pondération se détaille comme suit: un examen partiel valant 30%; un examen final valant 34%; 2
mini-travaux pratiques valant 4% chacun; 4 laboratoires valant 7%;
L'étudiant qui n'obtient pas la note de passage pour l'ensemble des examens individuels obtient un
échec.
La note de passage est fixée à 50%.
Les révisions de notes seront faites conformément à la procédure officielle du réglement des études et
aux règles de la faculté seulement. La cote ne sera disponible que lors de l'émission du relevé de notes.
Les sanctions les plus sévères seront appliquées aux étudiants qui se rendent coupables de plagiat, tant
aux examens que dans les travaux pratiques
Échelle des cotes (cycle 2,3)
Échelle des cotes
A+ [ 90.00 - 100 ]
A [ 85.00 - 89.99 ]
A- [ 80.00 - 84.99 ]
Réussite
B+ [ 77.00 - 79.99 ]
B [ 74.00 - 76.99 ]
B- [ 70.00 - 73.99 ]
Réussite
C+ [ 67.00 - 69.99 ]
C [ 64.00 - 66.99 ]
E [ 0.00 - 63.99 ]
X
Réussite
Échec
Abandon sans échec
(dans les délais prévus)
Politiques sur les examens
Les étudiants qui ont une lettre d'Attestation d'accommodations scolaires obtenue auprès d'un
conseiller du secteur Accueil et soutien aux étudiants en situation de handicap (ACSESH) doivent
rencontrer leur professeur au début de la session afin que des mesures d'accommodation en classe ou
lors des évaluations puissent être prévues et planifiés suffisamment à l'avance puis mises en place.
Bibliographie
3/5
Obligatoire :
P. J. AHSENDEN, The Designer's Guide to VHDL, 2e éd., Morgan-Kaufmann Publishers, 2002.
Supplémentaires :
W. WOLF, FPGA-Based System Design. Prentice-Hall, 2004.
J. BHASKER, A VHDL Primer, 3e ed.. Prentice-Hall PTR, 1999.
D. PELLERIN et D. TAYLOR, VHDL Made Easy. Prentice-Hall, 1997.
J. F. WAKERLY, Digital Design: Principles and Practices. Prentice-Hall, 2001.
C. MAXFIELD, The Design Warrior's Guide to FPGAs, Elsevier, 2004.
Modalités d'évaluation
Examen
Date
Heure
Pondération
de
la note finale
Document(s) autorisé(s)
Examen
partiel
Vendredi 28 octobre
2011
08h30 à
11h20
30.00%
Tout
Examen final
Vendredi 16 décembre
2011
08h30 à
11h20
34.00%
Tout
Travail
Équipes
Date
Heure
Pondération de la
note finale
Travail pratique 1
2à3
Vendredi 7 octobre 2011
23h00
4.00%
Travail pratique 2
2à3
Vendredi 21 octobre 2011
23h00
8.00%
Travail pratique 3
2à3
Vendredi 11 novembre 2011
23h00
8.00%
Travail pratique 4
2à3
Vendredi 25 novembre 2011
23h00
8.00%
Travail pratique 5
2à3
Vendredi 9 décembre 2011
23h00
8.00%
Horaire et disponibilités
Cours en classe : Vendredi 08h30 à 11h20 PLT-2744
Politique sur l'utilisation d'appareils électroniques pendant une séance d'évaluation
L'utilisation d'appareils électroniques (cellulaire ou autre appareil téléphonique sans fil, pagette,
baladeur, agenda électronique, etc.) est interdite au cours d'une séance d'évaluation et de toute autre
activité durant laquelle l'enseignant l'interdit.
4/5
De plus, seuls certains modèles de calculatrices sont autorisés durant les séances d'évaluation.
Pour l'année 2011-2012, les modèles suivants sont autorisés :
Hewlett Packard
Texas Instrument
Sharp
HP 20S, HP 30S, HP 32S2, HP 33S, HP 35S
TI-30Xa, TI-30XIIB, TI-30XIIS, TI-36X, BA35
EL-531*, EL-546*, EL-520*
FX-260, FX-300 MS, FX-300W Plus, FX-991MS,
Casio
FX-991ES
* Calculatrices Sharp: sans considération pour les lettres qui suivent le numéro
Dans tous ces cas, la calculatrice doit être validée par une vignette autocollante émise par la COOP
étudiante ZONE.
Information spécifique aux étudiants de l'École d'actuariat
Les calculatrices autorisées lors des examens sont uniquement les modèles répondant aux normes de la
Society of Actuaries et de la Casualty Actuarial Society pour leurs examens, soit les modèles Texas
Instruments suivants :
• BA-35 (solaire ou à pile)
• BA II Plus
• BA II Plus Professional
• TI-30Xa
• TI-30X II (IIS ou IIB)
• TI-30X MultiView (XS ou XB)
Politique sur le plagiat et la fraude académique
Règles disciplinaires
Tout étudiant qui commet une infraction au Règlement disciplinaire à l'intention des étudiants de
l'Université Laval dans le cadre du présent cours, notamment en matière de plagiat, est passible des
sanctions qui sont prévues dans ce règlement. Il est très important pour tout étudiant de prendre
connaissance des articles 28 à 32 du Règlement disciplinaire. Celui-ci peut être consulté à l'adresse
suivante:
http://www.ulaval.ca/sg/reg/Reglements/Reglement_disciplinaire.pdf
Plagiat
Tout étudiant est tenu de respecter les règles relatives au plagiat. Constitue notamment du plagiat le
fait de:
i)
copier textuellement un ou plusieurs passages provenant d'un ouvrage sous format papier ou
électronique sans mettre ces passages entre guillemets et sans en mentionner la source;
ii)
résumer l'idée originale d'un auteur en l'exprimant dans ses propres mots (paraphraser) sans
en mentionner la source;
iii)
traduire partiellement ou totalement un texte sans en mentionner la provenance;
iv)
remettre un travail copié d'un autre étudiant (avec ou sans l'accord de cet autre étudiant);
v)
remettre un travail téléchargé d'un site d'achat ou d'échange de travaux scolaires.
5/5