Interface JTAG Xilinx

Interface JTAG Xilinx
K1
IC1.B
R4
1
180Ω
14
2
15
R1
D1
+VDD
6
100Ω
R7
13
IC2.B
9
100Ω
8
R11
6
EN
4
10
100Ω
IC2.C
R3
K2
100Ω
IC1.D
R6
7
12
100Ω
13
EN
11
R12
100Ω
20
5
6
3
4
1
2
9
8
EN
10
+VDD
8
+VDD
21
D2
R8
9
22
IC2.A
10
2
23
1
EN
BAT85
3
14
11
IC1
24
7
12
13
5
100Ω
EN
R5
11
EN
IC1.C
BAT85
19
25
12
4
4
18
R10
47Ω
16
5
6
EN
3
17
IC2.D
5
10k
Dans le numéro double de 2002 nous
avons décrit une interface JTAG qui était
compatible avec le logiciel de programmation d’Altera. Malheureusement le logiciel de Xilinx ne fonctionne pas en combinaison avec cette interface.
L’interface décrite ici est, elle, parfaitement compatible avec le logiciel de Xilinx.
Vous pourrez, par son biais, programmer
vous-même diverses CPLD et FPGA à
l’aide du logiciel Xilinx.
L’électronique est extrêmement simple, se
résumant à une paire de circuits intégrés
épaulés par une poignée de composants
discrets. L’embase K1 est reliée au PC par
le biais d’un câble imprimante 1:1 doté
d’un connecteur sub-D 25 points à chacune de ses extrémités. L’embase K2 est
reliée, elle, au connecteur JTAG de l’ap-
C1
14
C2
IC2
100n
+VDD
IC1 = 74HC125
IC2 = 74HC125
100n
7
IC1.A
R2
47Ω
3
2
R9
100Ω
EN
Tableau 1. Brochage de K2
FPGA
CPLD
Vdd
Vdd
2
GND
GND
3
CCLK
TCK
4
D/P
TDO
1
2
5
DIN
TDI
6
/PROG
TMS
SUB-D25
1
044033 - 11
pareil sur lequel doit se faire la programmation. Le tableau 1 donne le brochage
de l’embase K2. Si l’appareil en question
possède une embase de programmation
au brochage différent, il faudra bien évidemment adapter le brochage de K2 à
cette nouvelle situation.
L’ensemble pourra être monté sur un mor-
ceau de platine d’expérimentation à pastilles. Comme il n’existe pas de vrai standard au niveau du connecteur de programmation, il y a de fortes chances qu’il
vous faille modifier le brochage de K2;
de ce fait, le dessin d’une platine toute
faite perd pratiquement tout intérêt.
(044033-1)
elektor - 7-8/2004