Electronique De Commutation

Transcription

Electronique de commutation
par A. Oumnad
Electronique
De
Commutation
A. Oumnad
1
par A. Oumnad
SOMMAIRE
I
Composants en commutation ......................................................................................... 3
I.1 Rappels ........................................................................................................................ 3
I.1.1 Diviseur de tension ............................................................................................ 3
I.1.2 Diviseur de courant............................................................................................ 3
I.2 Cellule RC .................................................................................................................... 3
I.2.1 RC Passe bas ........................................................................................................ 3
I.2.2 RC passe haut ...................................................................................................... 4
I.3 Caractéristiques d'un commutateur..................................................................... 6
I.4 La diode en commutation......................................................................................... 8
I.4.1 Comportement dynamique d’une diode .......................................................... 9
I.5 Transistor bipolaire en commutation ................................................................. 10
I.5.1 Temps de commutation ................................................................................... 12
I.5.2 Commande dynamique d'un transistor de commutation .......................... 13
I.5.3 Application : Multivibrateur Astable........................................................... 15
I.6 Transistor MOS à enrichissement ..................................................................... 17
I.6.1 Commutateur analogique (porte analogique) .............................................. 17
I.7 Amplificateur opérationnel................................................................................... 18
I.7.1 Fonctionnement en boucle ouverte, COMPARATEUR.............................. 18
I.7.2 Fonctionnement en comparateur à seuil unique ........................................ 19
I.7.3 Fonctionnement en contre réaction positive ............................................. 19
I.7.4 Application : Multivibrateur astable........................................................... 22
I.8 Le Timer 555 .......................................................................................................... 23
I.8.1 Utilisation en monostable.............................................................................. 23
I.8.2 Fonctionnement en ASTABLE ...................................................................... 25
II ANNEXE : Transistor à effet de champs à jonction........................................ 27
II.1.1
I-5.3 Paramètres dynamiques d'un JFET .............................................. 29
II.1.2
I-5.1 MOS à enrichissement ............................................................... II-33
II.1.3
I-5.2 MOS à déplétion ......................................................................... II-34
III
famille de circuits logiques.......................................................................... III-36
Les familles logiques principales .......................................................................... III-36
Model fonctionnel d'une porte logique ............................................................... III-36
IV TRAVAUX DIRIGES .......................................................................................... IV-39
2
I
par A. Oumnad
3
COMPOSANTS EN COMMUTATION
I.1 Rappels
I.1.1 Diviseur de tension
V1
V1
R1
V1
R1
R1
R3
V
V
R2
V3
V
R2
R2
V2
V2
V1
V=
R2
V1
R2
V=
R1+R2
R1
R1
V1 +
V2
R1+R2
R1+R2
V
=
1
R1
V2
R2
+
1
+
R2
+
+
V3
R3
1
R3
I.1.2 Diviseur de courant
I
I1 = R2 I + V2−V1
R1+ R2
R1+R2
I2 = R1 I + V1−V2
R1+ R2
R1+R2
I1
I
I2
I1
R1
R2
V1
I2
R2
R1
I1= R2 I
R1+ R2
I 2 = R1 I
R1+ R2
V2
I.2 Cellule RC
I.2.1 RC Passe bas
I.2.1.1
Réponse à un échelon
L'équation de toute charge ou décharge d'une
capacité peut s'écrire sous la forme suivante.
V (t ) = V∞ − (V∞ − V0 )e
−
Vs
Ve
R
C
Ve
t
τ
Dans notre cas V∞=E, Vo=0, τ=RC : Constante
de temps.
Vs(t)=E(1-e-t/τ)
E
t
Vs
t=0
τ est le temps que met le signal Vs pour
E
atteindre 63% de sa valeur finale,
en effet : Vs(τ)=E(1-e-τ/τ)=E(1-1/e)=0,63E
Ne pas confondre avec le temps de montée Tr
(Rising Time) qui correspond au temps que met
le signal pour passer 0,1E à 0,9E.
t=0
t
Fig. I-1 : Réponse à un échelon d'une cellule RC
passe bas
par A. Oumnad
4
on retiendra la règle suivante :
Plus
I.2.1.2
RC=τ faible
⇒
Plus
la réponse est rapide
Réponse à un rectangle
• t ∈ [to,t1[ ⇒ Charge de la capacité
Ve
Vs(t)=E(1-e-t/τ) (to origine du temps)
T
E
• t > t1 ⇒ Décharge de la capacité Vs = Vo e-t/τ
t
(t1 Origine du temps ) Vo = E(1 - e-T/τ )
to
t1
Vs
E
Vo
On retiendra que :
plus
τ = RC
est faible ⇒ plus le signal de
sortie ressemble au signal d'entrée
to
t
t1
Fig. I-2 : Réponse à un rectangle d'une
cellule RC passe bas
I.2.2 RC passe haut
I.2.2.1
Vc
réponse à un échelon
On entendra souvent : La capacité transmet
les fronts de tension, qu'est ce que cela
voudrait il dire? Pour le savoir, on va faire
l'analyse de ce qui se passe après l'instant to
sachant les choses suivantes :
• Ve = Vc + Vs
• Au repos (t < to), aucun courant ne circule
dans le circuit RC.
• Une capacité ne peut pas se charger
instantanément.
On peut donc affirmer les résultats suivants :
• à t = to - ε Ve=0, VR = Vs = 0 ⇒ Vc = 0,
(capacité déchargée).
• à t = to + ε Ve = E, Vc = 0, ⇒ Vs = Vc - Ve =
E
C
R
Ve
Vs
Ve
E
t
to
E
Vc
Vs
t
to
Fig. I-3 : Réponse à un échelon d'une cellule RC
passe haut
par A. Oumnad
5
Donc on voit bien que le front de tension apparu à l'entrée du montage se
retrouve à la sortie. Il est évident que les choses ne restent pas ainsi, (On a dit
que la capacité ne se chargeait pas instantanément, mais on n'a pas dit qu'elle
ne se chargera jamais) Donc la capacité se charge avec la constante de temps
RC.
Vc(t) = E(1 - e-t/τ )
Vs(t) = E - Vc(t) = Ee-t/τ
On peut essayer d'aborder le phénomène de transmission de fronts de tension
sur un aspect différent, en effet, l'Impédance (module) d'une capacité est :
1
1
Zc =
=
Cω C2 πf
Donc cette impédance est quasiment nulle pour les hautes fréquences, or
justement un front de tension équivaut à une fréquence très élevée (Variation
très rapide) La capacité se comportera donc comme un court-circuit (bout de fil
en cuivre) pour les fronts de tension qui lui sont appliqués. C'est l'approche qui
consiste à faire l'étude de la réponse harmonique d'un filtre passe haut. le front
de tension correspond à un harmonique très élevé donc bien supérieur à la
fréquence de coupure du filtre, il est donc transmis avec un gain = 1.
I.2.2.2
Réponse à un rectangle
Ve
• t ∈ [ to , t1[
⇒ La capacité
transmet le front puis se charge vers
E avec la constante de temps RC.
t
−
−t
VC =E⎛⎜1−e τ ⎞⎟ , VS = Ve − Vc = Ee τ
⎠
⎝
• t = t1 ⇒ De nouveaux la capacité
transmet le font (descendant cette
fois) vers la sortie qui passe de V1 = à
V3
.
Vc
=
V2
et
−t
τ
E
to
t
t1
Vs
E
V2
Vc
Vs
V1
to
t
−T
V1=Ee τ .
−T
−T
V3=V1−E =E⎛⎜ e τ −1⎞⎟ , V2=E⎛⎜1−e τ ⎞⎟
⎠
⎠
⎝
⎝
• t > t1 ⇒ Décharge de la capacité vers
zéro.
VC =V2
T
V3
Fig. I-4 : Réponse à un rectangle d'une cellule RC passe
haut
−T
−t
, Ve=VC +VS =0⇒VS =−VC⇒VS =E⎛⎜ e τ −1⎞⎟e τ
⎝
⎠
On peut conclure que :
τ grand ⇒ La sortie est quasi rectangulaire .
par A. Oumnad
6
τ faible ⇒ Le montage fonctionne en dérivateur.
Dans le cas ou le signal Ve est un signal carré périodique, le signal de sortie
est centré. La composante continue est arrêtée par la capacité. la forme du
signal dépend de τ = RC :
•
τ
faible : le montage fonctionne en dérivateur, le signal de sortie est
constitué d'aiguilles à la place des fronts de tension du signal d'entrée.
Signal d'entrée
Signal de sortie
Fig. I-5 : RC passe haut, réponse à un signal carré (RC faible)
•
τ
grand : Le signal de sortie reste carré (il est très légèrement déformé)
mais il est débarrassé de sa composante continue (centré).
Signal d'entrée
Signal de sortie
Fig. I-6 : RC passe haut, réponse à un signal carré (RC faible)
I.3 Caractéristiques d'un commutateur
Un commutateur est un composant dont la résistance peut
prendre deux états extrêmes, elle est très faible si le
commutateur est fermé, elle est très grande s'il est ouvert .
Le circuit de la figure 2.1 représente une résistance RL en
série avec un commutateur idéal. En position ouvert, aucun
courant ne circule dans RL, la tension au point A est égale à
VCC. En position fermé, la résistance du commutateur est
nulle, la tension au point A est nulle, le courant est limité
seulement par RL. La charge RL est alimentée.
Vcc
R L
A
K
Fig. I-7 : Commutateur
idéal
par A. Oumnad
7
Un commutateur réel n'a ni une résistance infinie à l'état
ouvert, ni une résistance nulle à l'état fermé. La figure 2.2
représente le circuit équivalent d'un commutateur réel, RS
est la résistance à l'état fermé (de conduction), elle est
d'autant plus faible que le commutateur est de bonne
qualité. RP est la résistance à l'état ouvert (de fuite), plus
elle grande, meilleure est la qualité du commutateur. A l'état
fermé, la tension au point A n'est plus tout à fait nulle, mais
RS
VCC . A l'état ouvert,
reste toutefois très faible VA ≈
RS + R L
VA est légèrement inférieure à Vcc à cause de la chute de
tension dans RL due au courant de fuite du commutateur, VA ≈
Vcc
R L
A
Rp
Rs
Fig. I-8 : Commutateur
réel
RP
VCC .
RP + RL
Contrairement au commutateur idéal, une dissipation de puissance se produit
dans le commutateur réel, qu'il soit ouvert ou fermé.
Les résistances à l'état ouvert
et fermé (Bloqué et conducteur),
caractérisent le comportement statique du commutateur, une autre
caractéristique importante du commutateur est son temps de commutation, il
dépends du comportement transitoire du commutateur lors du passage d'un état
à un autre; on parle de comportement
dynamique. La figure 2.3 représente le
commande
comportement transitoire dans le cas
d'une commande rectangulaire.
t
td : Temps de retard (delay time)
tr : Temps de montée (rising time)
ts : Temps de stockage (storage)
tf : Temps de descente (fall time)
ton : Temps de conduction, de déblocage
Toff : Temps de blocage
I
90%
t
10%
t
d
tr
ts
t
tf
t on
off
La plus haute fréquence avec laquelle le
Fig. I-9 : Comportement dynamique
commutateur peut être actionné, doit
avoir une durée de période Tmin au mois égale à ton + toff soit
f max =
1
t on + t off
par A. Oumnad
8
I.4 La diode en commutation
La diode est un commutateur qui est
commandée par le sens de la tension qui lui est
appliquée. Il n'y a pas de séparation entre le
circuit de commande est le circuit commandé.
C'est la polarité de la tension d'alimentation de
la charge qui commande la diode. la figure Fig.
I-10 : Diode en commutation montre une diode
utilisée en commutateur, alors que la figure Fig.
I-11 : Points de fonctionnement d'une diode en
montre
les
points
de
commutation
fonctionnement sur la caractéristique de la
diode, le point C correspond à la diode
conductrice, alors que le point B correspond à la
diode bloquée.
R
Vc
Vd
D
(+E,-E)
Fig. I-10 : Diode en commutation
Id
If
C
-E
B
Ir Vd
Fig. I-11 : Points de fonctionnement d'une diode en
commutation
♦ Quand Vc=+E, la diode est conductrice, la majeure partie de Vc se trouve aux
borne de R, un courant IF important circule dans le circuit. La résistance de
conduction (statique) RF=Vd/IF est faible, elle varie entre quelques milliohms à
quelques dizaines d'ohms. Alors que le courant If augmente, la résistance de
conduction Rf diminue (voir point de fonctionnement C), il en résulte que la
tension Vd = Rf If reste quasiment constante (caractéristique quasi verticale).
Par conséquent, dans le cas d'une diode conductrice, le calcul est généralement
fait non pas avec la résistance de conduction mais avec la tension Vd qu'on prend
généralement égale à 0.7 V pour les diodes au silicium. Pour éviter que la diode
soit détruite par échauffement, il faut veiller à ne pas dépasser la puissance
maximale qu'elle peut dissiper, soit
IFMAX . VDMAX < PDMAX .
Pour faire conduire une diode il ne suffit pas que la polarité de la tension
de commande soit correcte, il faut qu'elle soit supérieure à la tension de
seuil , sinon la diode restera bloquée ou très faiblement conductrice..
exemple:
Si on a une diode telle que PDMAX = 500 mW, si on prend VDMAX,=2V et E=12V,
il faut calculer R pour que le courant ne dépasse pas IFMAX = 500mW / 2V =
250 mA.
R = (12 - 2)V / 250 mA = 40Ω
par A. Oumnad
9
♦ Quand Vc = -E, la diode est bloquée, le courant Ir est quasiment nul (dépends
beaucoup de la température), la résistance de
Vc
blocage dépasse le gigaohms pour les diodes au
E
silicium. Pratiquement toute la tension -E se trouve
t
au borne de la diode, afin que la diode ne soit pas
détruite par claquage, la tension inverse -E ne doit
Id
-E
pas dépasser la tension inverse maximale URMAX
fournie par le constructeur.
t
ton
I.4.1 Comportement dynamique d’une diode
Vd
La figure Fig. I-12 illustre le comportement
t rr
dynamique d'une diode en commutation. Pendant le
temps d'ouverture TON, qui est très court, les
t
porteur de charge sont poussé par la tension
directe à travers la région de transition vers la
Fig. I-12 : Temps de réponse d'une diode
couche à conductivité opposée. Si la tension de
commande change de polarité, un courant inverse de même intensité que If
circule pendant un court instant, ce courant est du aux porteurs de charge non
recombinés qui sont rappelés par la tension inverse. La durée de ce phénomène
est dite temps de recouvrement inverse trr (reverse recovery time). Selon la
diode et le circuit de commande, il varie de quelques nanosecondes à quelques
microsecondes. trr qui correspond au temps de blocage toff de la diode est
considérablement plus important que ton .
Voici quelques caractéristiques de diodes du commerce :
1N4148 (Diode de commutation)
VRmax = 75V
: Tension inverse max
IRmax/Vr =20 = 25 nA à 25 °C : Courant inverse max
= 50 µA à 150 °C
Cmax = 4 pF
Trrmax(If=10mA) = 4ns
IDmax = 75 mA.
1N4007 (diode de redressement)
ID0 = 1A : courant nominal
VRmax = 1000V : Tension inverse max
IRmax(Vrmax,100°C) = 50 µA : Courant inverse max
VFmax(Ido) = 1.1 V : tension seuil max
par A. Oumnad
10
I.5 Transistor bipolaire en commutation
Dans un transistor utilisé comme commutateur, la section émetteur collecteur
est utilisée comme contact et la section base émetteur représente le circuit de
commande. Le circuit de commutation et le circuit de commande ne sont pas
galvaniquement séparés. Le transistor en conduction correspond au commutateur
fermé, le transistor bloqué au commutateur ouvert.
Ic
Rc
Vrc
Vcc/Rc
Icmax
Ic
C
Rb
Vcc
Q
Ib
Vce
B
Vbb
Ibsat
S
E
Vcesat
Fig. I-13 : Transistor en commutation
B
Vcc
Vce
Fig. I-14 points de fonctionnement d'un transistor en
commutation
On distingue trois cas de fonctionnement :
A) Fonctionnement linéaire
Le point de fonctionnement Q se trouve entre le point B et le point S, il évolue
selon les équations suivantes :
(1) Ic = β Ib , loi qui caractérise le transistor
(2) E = RC IC + VCE , Loi d'ohm dans la maille de sortie = droite de charge
Si IB ↑, (1) ⇒ IC ↑, (2) ⇒ VCE ↓,
droite de charge de B vers S.
le point de fonctionnement Q se déplace sur la
B) Blocage
C'est quant le point de fonctionnement Q se trouve au point B: IC = 0 , IB = 0 ,
VCE = VCC .
Pour bloquer le transistor, il faut annuler IB, ce qui revient à bloquer la
jonction base émetteur, pour ce, il suffit d'annuler la tension VBE ou la
rendre négative pour renforcer le blocage.
Au blocage presque toute la tension VCC se retrouve au borne du transistor,
une très faible chute de tension se produit dans RC à cause du courant résiduel
par A. Oumnad
du collecteur ICER qui dépend du transistor utilisé et des tension VBE et VCE. On
ne fait pas une grande erreur en supposant qu'il est de l'ordre du µA .
Pour le 2N2222 ICERmax = 10 nA avec VBE = -3V et VCE=60V
C) Saturation
Le point de fonctionnement Q est au point S.
IB = IBSAT
IC = ICMAX = β IBSAT
VBE = VBESAT ≈ 0.7 V
VCE = VCESAT ≈ 0.2V
V -V
ICMAX = CC CESAT
RC
Même si IB augmente au delà de IBSAT , IC reste égal à ICMAX , VBE reste
sensiblement égale à VBESAT et VCE sensiblement égale à VCESAT .
Pour saturer un transistor il faut lui appliquer un courant IB tq:
IB > IBSAT = ICMAX
β
Pour le 2N2222 VCEsat = 0.3V
= 1V
pour Ic=150mA, Ib=15mA
pour Ic=0.5A, Ib=50mA (pendant 300 µs)
Le plus souvent on ne dispose pas du β du transistor, on connaît seulement la
fourchette
[βMIN ,βMAX] disponible sur le catalogue du constructeur.
Exemple :
On dispose d'un transistor 2N1711 dont β ∈ [100, 300]
Vcc = 12V
VBB = 9V
Rc = 1KΩ
ICMAX = VCC - VCESAT =12−0.2 ≈12mA
RC
1000
• β = 100 ⇒ IBSAT = 12mA/100 = 120 µA
Î R B = VBB −VBESAT = 9V-0.7V =69KΩ
IBSAT
120μA
11
par A. Oumnad
12
• β = 300 ⇒ IBSAT = 12mA/300 = 40 µA Î R B = VBB −VBESAT = 9V-0.7V =207KΩ
IBSAT
40μA
Pour être sur qu'on aura saturation quelque soit le 2N1711 dont on dispose, il
faut que IB soit > 120 µA soit RB < 69 KΩ.
La condition de saturation devient alors :
IB > IBSAT = ICMAX
β
Quand le transistor est fortement saturé ; IB > IBSAT, on définit le facteur de
saturation comme :
μ = IB
IBsat
Quand le transistor est saturé, la quasi totalité de la tension VCC se trouve au
borne de la résistance de charge du collecteur. De ce fait, même si le courant IC
est important, il y a une faible dissipation de puissance au niveau du transistor
car VCESAT reste très faible (0.2V à 0.3 V , peut atteindre 1V pour certains
transistor si IC est trop important)
I.5.1 Temps de commutation
La figure 2.9 montre le profil des courants
lors de la saturation et du blocage du
transistor.
• td : temps de retard (delay)≈faible
• tr : temps de montée (rise)
• ton : temps de déblocage = td+tr
• ts : temps de stockage (storage)
• tf : temps de chute (fall)
• toff : temps de blocage.
Vbe
VBESAT
t
VBEOFF
IB
I B1
t
I B2
Le facteur prépondérant dans le temps de
I
commutation d'un transistor est le temps
de stockage tS. Quand le transistor est
saturé, et surtout s'il est fortement
t
saturé, un grand nombre de porteurs de
td tr
t on
tf
ts
charge est accumulé dans la base du
t off
transistor. Au moment où VBE devient nulle
Fig. I-15 : Temps de commutation d'un transistor
ou négative, ces porteurs stockés vont
donner naissance à un courant IB important
dans le sens opposé, et ceci pendant tout le temps nécessaire pour évacuer
par A. Oumnad
13
toutes les charges se trouvant dans la base, cette durée est dite temps de
stockage. IL n'y a pas de changement perceptible du courant Ic pendant cette
période.
Pour réduire tS, il faut choisir un courant de IB juste nécessaire pour la
saturation. Il ne faut pas qu'il soit beaucoup plus grand que IBSAT afin que
le nombre de porteurs stockés dans la base ne soit pas trop important.
Pour le 2N2222 : td=10 ns, tr=25ns, ts=225ns
Exercice :
Vcc
Soit le montage de la fig. 2.10, donner une relation entre Rb et
Rc pour que le transistor soit saturé.
Rc
Rb
La condition de saturation est I B > I BSAT = ICmax
β
I CMAX
=
V CC
- V CESAT
RC
V -V
V
I B = CC BESAT ≈ CC
RB
RB
Ic
C
V CC
≈
RC
d'où
Ib
B
RB < β MIN . RC
E
Fig. I-16
I.5.2 Commande dynamique d'un transistor de commutation
Au repos, c.à.d. t < to, le transistor est saturé, RB
et Rc ont été choisies t.q. RB < βMIN Rc
VB = VBESAT ≈ 0.7V , Vc=VCESAT≈0.2V
La tension au borne du condensateur C est :
Vca = VB - Ve = 0.7V - 0V = 0.7V
A l'instant to- on a Ve=0V, Vco=0.7V, VB=0.7V
A l'instant to+ on a Ve=E, Vco=0.7⇒ VB=E+0.7
A l'instant to+, Vco est encore égale à
0.7V car un condensateur ne peut pas se
charger instantanément.
Vcc
Rc
Rb
Ic
Vca
C
Ib
Ve
B
C
E
Ve
E
t
to
t1
Fig. I-17 : commande dynamique
par A. Oumnad
14
A partir de to+ on se trouve avec une tension bien supérieure à 0.7V au borne
de la jonction Vbe ce qui provoque une augmentation très importante du
courant IB qui provoque une charge très rapide de la capacité C et on se
retrouve très vite à l'état statique
Vi
Ve=E, VB=0.7V .
L'état transitoire n'a pas changé
E
l'état
du
transistor
car
IB
augmentant, n'a fait que renforcer la
t
saturation.
t0
t1
VB
A l'instant t1, Ve repasse à 0, la
Vcc
capacité transmet le front de tension
0.7+E
sur la base qui voit sa tension passer à
0.7V-E < 0, le transistor se bloque, La
0.7
t
capa se trouve en présence du circuit
t2 t3
si dessous,
0.7-E
Vcc
Vc
Rb
C
Vcc
I
B
elle se charge vers la tension Vcc
selon l'équation suivante : (origine des
temps en t1)
t
0.2
Fig. I-18 : Commande dynamique d'un transistor
−t
VB(t) = VCC - (VCC + E − 0.7)e τ
A l'instant t2, VB commence à devenir supérieure à zéro, la jonction VBE
commence à conduire ⇒ IB augmente ⇒ Ic augmente ⇒ VCE commence à diminuer
(doucement) . A l'instant t3, VBE atteint 0.7V, le transistor se sature, VCE
"tombe" à 0.2V et VBE se stabilise à 0.7V, tout le courant acheminé par RB passe
dans la base du transistor, la capacité s'arrête de ce charger, et on se retrouve
à l'état initial.
Si on ne tient pas compte du fléchissement de la courbe de charge dans
l'intervalle [t2,t3], la durée T de l'impulsion recueillie sur le collecteur peut être
calculée en posant VB(T)=0.7 soit :
−T
−T
V −0.7
VCC -(VCC + E −0.7)e RBC =0.7 Î e RBC = CC
VCC + E −0.7
V + E − 0.7 ⎞
T = RBC Ln⎛⎜ CC
⎟
⎝ VCC − 0.7 ⎠
Si VCC=E et si 0.7V est négligeable devant VCC :
par A. Oumnad
15
T = RB C Ln 2
I.5.3 Application : Multivibrateur Astable
Il est représenté sur la figure 2.13. RB et RC sont choisies telles que RB < βRC.
A la mise sous tension, un des deux transistor se sature le premier (on supposera
que c'est Q1) car le montage ne peut jamais être parfaitement symétrique, Le
front de tension négatif du au passage à 0.2 V de la tension VCE est transmis sur
la base de l'autre transistor, la tension VBE de celui ci devient négative
provoquant son blocage.
Q1 saturé , Q2 bloqué, C2 se charge à travers RB2 (fig. 2.13), VB2 augmente
exponentiellement avec la constante de temps RB2C2, au moment où elle atteint
0.7V, Q2 se sature , VC2 passe de VCC à 0.2V, C1 transmet se front de tension sur
B1, VB1 devient négative, Q1 se bloque, C1 se charge à travers RB1, VB1 augmente
exponentiellement avec la constante de temps RB1C1, au moment où elle atteint
0.7V, Q1 se sature , VC1 passe de VCC à 0.2V, C2 transmet se front de tension sur
B2, VB2 devient négative, Q2 se bloque et le cycle recommence.
Comme l'indique la figure 2.13, Le multivibrateur astable est un oscillateur, il
délivre deux signaux carrés en opposition de phase sur les collecteurs des
transistors.
B
B
La période T=T1+T2 de ces signaux peut être calculée ainsi :
Charge de C1 : V(0) = 0.7-Vcc+0.2, V∞ = Vcc, V(T1) = 0.7
(front = Vcc-0.2)
V(t) = Vcc-(Vcc+Vcc-0.9)exp(-t/RB1C1)
T1 = RB1C1 Ln 2Vcc-0.9 ≈ RB1C1 Ln2
Vcc−0.7
T2 = RB2C2 Ln 2Vcc-0.9 ≈ RB2C2 Ln2
Vcc−0.7
T = (RB1C1+RB2C2) Ln 2
Si RB1 = RB2 = RB et C1 = C2 = C :
T = 2 RBC Ln 2
par A. Oumnad
Vcc
16
VB1
t
Rc1
Rb1
Rb2
Rc2
VC1
Q1
Q2
C1
t
C2
V B2
Vcc
T1
T2
t
Rb2
VC2
~0.2V
Q1
C2
t
Fig. I-19 : Multivibrateur Astable
par A. Oumnad
17
I.6 Transistor MOS à enrichissement
Si VGB=0, quelque soit la tension drain
G
S
D
source, le courant drain - source est nul car
il y aura toujours une des deux jonctions
Isolant
drain - substrat ou source - substrat qui
Oxyde de silicium
n
n
sera bloquée. Si on applique une tension VGB
positive, les porteur minoritaires qui se
p
trouvent dans le substrat (p) sont attirés
substrat
par la grille pour former un canal (n)
(body)
B
conducteur qui va relier le drain à la source
Fig. I-20 : MOS canal n à enrichissement
et si VDS est non nul, un courant ID circulera
entre le drain et la source. La figure Fig. I-21 illustre les conditions de blocage
et de conduction d'un MOS à enrichissement.
Grille metallique
Canal n
D
G
Canal p
ID
ID
D
B
G
B
S
S
VTH
VGB
VGB
VTH
VGS < VTH
OFF
VGS > VTH
OFF
VGS >> VTH
ON
VGS << VTH
ON
Fig. I-21 : Caractéristiques d'un MOS
I.6.1 Commutateur analogique (porte analogique)
• C = 1 (VC = Vdd), C = 0 (VC=VEE) ⇒ Q1 et Q2
sont tous les deux conducteurs, (Q1 : canal
n, Q2 : canal p). La sortie analogique Vsa est
reliée à l'entrée analogique Vea par une
faible résistance ( ½ RDSON ) de quelque Vea
dizaines d'Ω.
• C = 0 (C = 1) ⇒ le deux transistor sont
bloqués et la sortie analogique est
complètement déconnectée de l'entrée
analogique.
Pourquoi deux transistors en parallèle ?
C
Q2
VDD
VSS
Q1
C
Fig. I-22 : commutateur analogique
Vsa
par A. Oumnad
18
La largeur du canal de conduction dans un transistor MOS ne dépend
seulement de la tension Grille-substrat VGB (c'est le cas dans la partie centrale
du transistor), elle dépend aussi des tensions Grille-source et grille-drain vers
les extrémité du transistor. Prenons par exemple un MOS à enrichissement
conducteur (VG = 10 V, VS=0, VB=0 VD=0), le champ électrique dans l'oxyde a la
même intensité partout et le canal de conduction est uniforme sur toute sa
longueur (fig. 2.18a). Si on augmente la tension du drain, la tension VGD diminue
ainsi que le champ dans la région voisine du drain, il en résulte un rétrécissement
du canal dans cette région (fig. 2.18b) et donc une augmentation de sa
résistance.
Le fait d'utiliser deux transistors complémentaires dans une porte analogique,
la variation de la tension d'entrée analogique Vea n'influe pas sur la résistance
de conduction du commutateur car, l'augmentation de résistance d'un transistor
est compensée par la diminution de celle de l'autre.
Vg > 0 V > 0
Vg > 0
D
G
S
(a)
S
D
n
n
p
G
D
n
(b)
n
p
B
B
Fig. I-23 : canal d'un transistor MOS polarisé
I.7 Amplificateur opérationnel
Bien que l'ampli-op ne soit pas un composant discret de commutation, son
fonctionnement non linéaire justifie qu'on en parle dans ce chapitre.
I.7.1 Fonctionnement en boucle ouverte, COMPARATEUR
Pour |Vi| < Vth l'ampli-op fonctionne en
Vo
linéaire :
V
OH
Vo = ABO Vi , ABO > 105
Pour |Vi| > Vth l'ampli-op fonctionne en non V
Vi
-Vth
Vo
linéaire (ou en saturation) :
Abo
Vth
Vi > Vth soit V+ - V- > Vth ⇒ Vo=VOH
V
Vi < Vth soit V+ - V- < Vth ⇒ Vo=VOL
Vi= V - V
V
Essayons de voir quel est l'ordre de grandeur
Fig. I-24 : Ampli-op en boucle ouverte
de Vth.
Pour Vi = Vth, Vo = VOH = ABO Vth
L'ampli étant alimenté au maximum entre +15V, -15V, et si on tient compte des
tensions de déchet on a VOH de l'ordre de 13V:
OL
par A. Oumnad
VOH ~ 13V
Vth = 13/105 = 0.130 mV
Vth étant très faible, on peut idéaliser
caractéristique, fig. 2.20, et dire :
Vo
Vcc
VOH
Vi
19
la
Vi > 0 soit V+ > V- ⇒
Vo=VOH
Vi < 0 soit V+ < V- ⇒
VOL
Vee
Fig. I-25 : Caractéristique idéalisée
Vo=VOL
I.7.2 Fonctionnement en comparateur à seuil unique
V+
Vref
V-
Vo
Vo
Fig. I-26 : Illustration de l'utilisation d'un Ampli op en comparateur
On observe sur la figure que si le signal d'entrée V+ comporte un brouittage
indésirable, le signal de sortie en tiendra compte et sera inutilisable dans la
majeure partie des cas.
I.7.3 Fonctionnement en contre réaction positive
L'utilisation de l'Ampli-Op avec contre réaction positive, a l'avantage de
présenter deux seuils de basculement. Le trigger de Schmitt est la configuration
à contre réaction positive la plus courante.
par A. Oumnad
20
Vo
Vi
Vo
Voh
Vs1
Vs2
Vi
R1
R2
Vol
Vref
Fig. I-27 : Trigger de Schmitt
Vi
Fig. I-28 : Réponse d'un trigger de Schmitt
• Vo = VOH ⇒
Seuil de comparaison
V+ =
Vs1
R2
R1
VOH +
Vref = VS1
R1 + R 2
R1 + R 2
• Vo = VOL ⇒
V+ =
Vs2
t
Vo
VOH
t
R2
R1
VOL +
Vref = VS2
R1 + R 2
R1 + R 2
Si Vref=0 et VOL = -VOH :
VS1 = -VS2. La courbe de la fig.
2.22b est symétrique par rapport à
zéro.
On remarque sur la fig. 2.23 que
ce montage est insensible aux
VOL
Fig. I-29 : Fonctionnement d'un trigger de Schmitt
signaux parasites. Il est donc bien
adapté à la mise en forme d'un signal numérique affaibli et bruité durant une
transmission par exemple. Les seuils seront choisis tels que VS1-VS2 soit
supérieure à l'amplitude crête à crête du bruit.
Remarque :
Avec la contre réaction positive, il est impossible de faire fonctionner l'AmpliOp dans la zone linéaire, le basculement de la tension de sortie est quasi
instantané. Prenons un exemple :
Données : Vcc = 15V, Vee = -15V, VOH = 15V, VOL = -15V, Vref =0, R1 = R2 ,
Abo = 106 ⇒ Zone linéaire : [ -15µV , +15 µV ]
Etat initial : V- = -7.5V + 16 µV
Vo = VOL = -15V ⇒ V+ = -7.5V ⇒ Ve = V+ - V- = -16 µV
par A. Oumnad
21
Si on augmente Ve de 2 µV pour essayer d'aller dans la zone linéaire ⇒
V- = -7.5V + 14 µV ⇒ Ve = -7.5V +7.5V -14 µV = -14 µV ⇒ Vo = 106 . -14 µV = -14
V
Sans contre réaction positive, tout s'arrête dans cet état, mais "grâce" à la
contre réaction, on a :
⇒ V+ = Vo / 2 = -7 V ⇒ Ve = -7V +7.5V -14 µV = 0.5V - 14 µV >> 15 µV ⇒ Vo =
VOH = +15V
Cet état est stable car maintenant V+ = 7.5V ⇒ Ve = 7.5V +7.5V -14 µV ≈ 15V >>
15 µV
V-=-7.5V+14µvÎVe=-14µVÎVo=-14VÎV+=-7VÎVe≈0.5V
Vo=+15VÎV+=+7.5VÎVe≈15VÎ Vo=+15V
Î
Vo
15V
-15µV-14µV
-16µV
Ve
15µV
0.5V
15V
-14V
-15V
Fig. I-30 : accélération de la commutation par la contre réaction positive
par A. Oumnad
22
I.7.4 Application : Multivibrateur astable
Vo
Vc(V-)
Vseuil(V+)
VOH
R
VS1
Vo
t2
C
t
t1
R1
VS2
R2
VOL
T
Fig. I-31 : Multivibrateur Astable
Pour simplifier on considère que VOL = -VOH et Vref=0 d'où :
R
VS1 =−VS2 = 2 VOH
R1 + R2
Supposons qu'à la mise sous tension, la capacité est déchargée et Vo = VOH, on a
donc V-=0 et V+=VS1. La capacité se charge avec la constante de temps RC. (Il
est inutile de rappeler que les impédances d'entrée de l'ampli-op sont supposées
infinie). Vc = V- augmente, au moment (t1) où elle dépasse V+=V1S, Vo passe à VOL,
V+ passe à VS2, la capacité se décharge vers VOL avec la constante de temps RC,
au moment (t2) où elle passe en dessous de V+=VS2, Vo passe à VOH, La capacité
commence à se charger vers VOH et le cycle recommence.
Si on prend l'origine des temps en t1 on a:
Vc=VOL −(VOL −VS1 )e
− t
RC
⎛ R +2R2 − RCt ⎞
=VOL⎜ 1− 1
e ⎟
⎝ R1 + R2
⎠
A l'instant t2=T/2 on a :
Vc(T2 )=VS2 =
T
R2
⎛ R +2R2 − 2RC
⎞
e
VOL =VOL⎜ 1− 1
⎟
R1 + R2
⎝ R1 + R2
⎠
R1 = ( R1 + 2 R 2 ) e
−
T
2 RC
⎛ R +2R2 ⎞
T =2RC Ln⎜ 1
⎟
⎝ R1 ⎠
Si R1=R2 On a VS1=-VS2=VOH / 2 et :
T =2RC Ln(3)
par A. Oumnad
23
I.8 Le Timer 555
Le 555 est un petit circuit intégré qui peut être utilisé soit en générateur
d’impulsion (monostable) soit en générateur d’horloge (Astable). Son schéma bloc
est le suivant.
Vcc
8
R
-
Seuil
6
3
Q
R
+
7
R
2
Déclanchement
-
S
Q
+
Sortie
Décharge
T
R
4
1
RAZ
Fig. I-32 : Schéma bloc d’un Timer 555
Son fonctionnement peut être résumé dans le tableau suivant
CAS
1
2
3
4
V2
< 1/3 Vcc
> 1/3 Vcc
> 1/3 Vcc
< 1/3 Vcc
V6
< 2/3 Vcc
< 2/3 Vcc
> 2/3 Vcc
> 2/3 Vcc
R
L
L
H
H
S
H
L
L
H
Q
H
Qp
L
T
Bloqué
Inchangé
ON
Interdit
I.8.1 Utilisation en monostable
Si on monte le 555 comme le montre la figure ci dessous et on applique sur son
entrée de déclenchement le signal Ve indiqué, son fonctionnement est le suivant :
• Au départ, le transistor T est ON, la capacité est déchargée, Vc = V6 = 0
• A l'instant t1, V2 passe à une valeur inférieure à 1/3 Vcc, on se trouve dans le
cas 1, le transistor se bloque, la capacité commence à se charger à travers
R.
• A l'instant t2, V2 repasse à Vcc, deux scénarios sont alors possibles :
par A. Oumnad
24
a) La durée θ de l'impulsion Ve est supérieure à RC, la tension au
bornes de la capacité atteint 2/3 Vcc à l'instant t' < t2 , donc
à l'instant t2, on se trouve dans le cas 4, les résultats ne
peuvent être prévus, ce cas est prohibé .
V2
t1
t' t2
Vc
b) L a durée θ de l'impulsion Ve est faible, (inférieure à RC), on se trouve dans le
cas 2, ( V2=Vcc > 1/3 Vcc et V6 < 2/3 Vcc), la situation reste inchangée, T
reste bloqué et la capacité continue de se charger.
•
à l'instant t2, la tension au bornes de la capacité devient supérieure à 2/3
Vcc, on se trouve dans le cas 3, le transistor conduit est la capacité se
décharge instantanément , la tension à ses bornes passe aussitôt en dessous
de 2/3 Vcc et on se retrouve à l'état initial ( cas 2) : V2=Vcc, Vc≈0, T
conducteur.
•
Si une autre impulsion similaire se présente sur l'entrée 2, le phénomène se
répète égal à lui même et on recueillera une impulsion carré de durée
T=t3-t1 sur la sortie.
Vcc
Ve
8
Vcc
4
2
Vs
3
R
Ve
6
7
1
C
Fig. I-33 : 555 utilisé en monostable
Calculons la durée de l'impulsion T. L'équation de la charge de la capacité est :
t
t
⎛
⎞
−
−
RC
RC ⎟
⎜
= V cc 1 − e
V C ( t ) = V ∞ − ( V ∞ − V 0 )e
⎜
⎟
⎝
⎠
T
⎛
⎞
−
V C ( T ) = 2 V CC = V CC ⎜ 1 − e RC ⎟
⎜
⎟
3
⎝
⎠
T = RC Ln(3)
par A. Oumnad
25
Ve
θ
Vcc
2/3Vcc
1/3Vcc
Vs
t1 t2
Vcc
Vc
t3
t1
T
2/3Vcc
Fig. I-34 : Signaux d'un monostable à base de 555
I.8.2 Fonctionnement en ASTABLE
•
•
•
•
Vcc
Condition initiale : C déchargée.
V6=0, V2=0, on est dans le cas 1, le transistor est
bloqué. La capacité se charge à travers Ra+Rb.
8
A l'instant t1, on passe dans le cas 2, la situation reste
inchangée, la capacité continue de se charger.
4
Vs
2
3
6
7
Ra
Rb
1
A l'instant t2, on passe dans le cas 3, le transistor
conduit et se sature à cause de la chute de tension dans
Ra, C se décharge alors dans Rb.
C
Fig. I-35 : Astable à 555
A l'instant t3, On passe de nouveau dans le cas 1, le transistor se bloque, la
capacité se charge à travers Ra+Rb et le cycle recommence.
Calculons la période du signal de sortie :
Charge de la capacité :
t
⎛
2 − ( R a + R b )C ⎞⎟
⎜
V C ( t ) = V cc 1 − e
⎟
⎜
3
⎠
⎝
2/3Vcc
•
T1
Vs
Vcc
T2
Vc
1/3Vcc
t
t1
t2
t3
t4
Fig. I-36 : Signaux d'un Astable à 555
V C ( T 1 ) = 2 V CC
3
par A. Oumnad
26
T1
⎛
⎞
−
( R a + R b )C ⎟
⎜
= V CC 1 − e
⎜
⎟
⎝
⎠
T 1 = (R a + R b )C Ln(2)
•
Décharge de la capacité
t
−
2
V C ( t ) = V cc e R b C
3
T2
−
2
1
V C ( T 2 ) = V cc e R b C = V cc
3
3
T 2 = R b C Ln(2)
T = (R a + 2R b )C Ln(2)
II
par A. Oumnad
ANNEXE : TRANSISTOR A EFFET DE CHAMPS A JONCTION
Le schéma de principe d'un
transistor à effet de champ canal
G
Vgs
n est donné par la figure 1. Il
comprend
deux
parties
Substrat P
fondamentales, un canal de silicium
zone dépeuplée
type n dont les extrémités sont
S
D
dites Drain et Source et deux
Canal n
zones de type p formant la grille.
zone dépeuplée
Dans son utilisation la plus
Substrat P
courante, le drain sera porté à un
potentiel positif par rapport à la
source, alors la grille (pour un
canal n) sera portée à un potentiel
Vds
négatif ou nul par rapport a la
Fig. II-1 : JFET
source ce qui polarisera en inverse
les jonctions PN (Grille-Canal) produisant ainsi 2 zones de charge d'espace (zone
de déplétion ou zones dépeuplée) autour des jonctions. Ces zones ne contiennent
pas de porteur, donc elles sont isolantes et leur profondeur augmente avec |VGS|
et auusi mais d'une façon asymétrique avec VDS puisque VDS=VDG+VGS Plus cette
profondeur augmente plus le canal sera 'étranglé'.
Pour VDS=0, quelque soit la valeur de VGS, on aura toujours VGS=VGD, donc la
zone de déplétion aura la même largeur tout le long du canal.
Pour VDS > 0, la tension inverse de la jonction est VGS du coté source et VGD=VDS+VGS du coté du drain soit |VGD|=|VDS|+|VGS|, donc la zone de déplétion sera plus
large de ce coté et de ce fait le canal sera plus étroit.
Regardons ce qui se passe si on prend VGS=0 (grille et source court-circuitées)
et on fait augmenter VDS progressivement. On observe (voir figure 1.7) que
pourles valeurs faibles de VDS, un courant ID proportionnel à VDS circule dans le
canal qui se comporte donc comme une résistance RDS. Au fure et à mesure que
VDS augmente, le canal s'étrangle du coté du drain car VDS=VDG, il arrive un
moment où la largeur du canal devient tellement etroite qu'il se produit un
fainomaine de saturation ( * ) du courant ID, qui n'augmente quasiment plus même
si on continue d'augmenter VDS. La tension VDS qui provoque ce fenomène est dite
tension de pincement Vp .Le courant ID correspondant est noté IDSS et la
résistance du canal avant pincement est notée RDSon.
* Des études ont montré que cela est du à une saturation de la vitesse des électrons dans la zone étranglée
27
par A. Oumnad
28
Si on refait la même chose mais cette fois ci avec une tension VGS non nulle, au
début, pour VDS=0, on a VGD=VGS, ce qui donne une zone de dépletion régulière le
long de tout le canal qui, ainsi, voit sa largeur réduite.
Dès que VDS commence à augmenter, ID augmente proportionnellement mais avec,
cette fois, une pente plus faible car la résistance du canal est plus élevée. Au
fure et à mesure que VDS augmente, le canal s'étrangle du coté du drain car
VDG=VDS+|VGS| . Au moment où VDG=Vp, le canal est pincé et il y a saturation du
courant ID. Remarquons que le pincement se fait pour une valeur de V'p de VDS
inférieure à Vp.
V'p = Vp - |VGS| = Vp + VGS
Si
maintenant
on
ID V'p=Vp+Vgs 1
ID
Rdson
applique une tension VGS=Vp, même pour VDS nulle, le
canal est pincé sur toute
Vgs=0
Idss
-0.4
sa longueur. Il ne peut y
Vds=Vp
-0.8
avoir de courant ID même
-1.2
si on fait augmenter VDS,
-1.6
on dit que le FET est
-2
-2.4
bloqué. Pour éviter toute
Vds
confusion ( † ) on notera
Vp
Vgsoff
Vgs
Fig. II-2 : Courbes caractéristiques d’un JFET
VGSoff la valeur de VGS qui
bloque le transistor et Vp la valeur de de VDS qui provoque la saturation de
courant ID pour VGS=0.
Si on observe le réseau de caractéristiques ID=f(VDS)Vgs=Cte, on s'aperçoit qu'on
peut distinguer deux modes de fonctionnement du FET :
• Pour VDS < V'p, le FET se comporte comme une résistance, d'où l'appelation
Zone résistive ou Zone Ohmique de cette région.
ID =
VDS
R DS
avec
R DS =
R DSON
1 + VVGSp
• Pour VDS > V'p, Le courant ID ne dépent quasiment pas de VDS. Cette région
est dite Zone de saturation.
† Bien que tout le monde soit à peut près d'accord que Vgsoff= -Vp, certains auteurs donnent des valeurs différentes
comme |Vgsoff| = Vp + 0.9
par A. Oumnad
⎛
V
I D = I DSS ⎜⎜1 − GS
⎝ VGSOFF
II.1.1
29
⎞
⎟⎟
⎠
2
I-5.3 Paramètres dynamiques d'un JFET
Si on s'intéresse aux variations de courant et de tension autour d'un point de
fonctionnement donné, on peut représenter
le FET par les paramètres
dynamiques gm et ρ selon la relation :
Id = gm.vgs + 1/ρ. vds
gm = ΔId/ΔVgs à Vds=Cte est la transconductance ou la pente du FET
1/ρ = ΔId/Δvgs à Vgs=Cte est la conductance de sortie du FET.
On pose aussi µ=ΔVds/ΔVgs à Id=Cte c'est le coefficient d'amplification. On a
µ = ρ. gm
En dérivant l'expression de Id par rapport à Vgs on obtient
gm =
⎛
−2I DSS ⎛
V ⎞
V ⎞
⎜ 1 − GS ⎟ = g mo ⎜ 1 − GS ⎟
VGSOFF ⎝ VGSOFF ⎠
⎝ VGSOFF ⎠
Vds
Vgs
par A. Oumnad
0
1
G
p
3
2
G
0
30
G
4
G
G
p
S
D
S
D
S
D
S
D
S
D
n
n
p
p
G
S
G
D
S
G
D
S
G
D
S
G
D
S
D
-1
G
-2
S
G
D
S
G
-3
S
G
D
S
G
D
S
G
D
S
G
D
S
G
D
S
G
D
S
D
G
D
S
D
Electronique Numérique par A. OUMNAD
II.1.1.1
II-31
I-5.3.1 Schéma équivalent
G
Il est représenté sur la fig. 4, il traduit
schématiquement la relation générale :
D
gm.vgs
Vgs
r
Vs
Id = gm vgs + 1/ρ vds
S
Fig. II-3 : Schéma équivalent d’un JFET
I-5.4 Polarisation d'un JFET
Le fait de se donner un point de
fonctionnement Qo(VDSo,IDo) détermine
parfaitement la valeur VGS0 de VGS qui
peut être déterminée soit à partir de
l'équation
ci-dessous
soit
graphiquement à partir de la droite de
charge VDD=RDID+VDS+RSID qui est aussi
bien définie puisqu'elle passe par le
point Qo et coupe l'axe VDS au point
Vdd.
⎛
I Do ⎞
⎟
VGSo = VGSoff ⎜ 1 −
I DSS ⎠
⎝
Id
VDD
RD+RS
VGS0= 0
ID0
Qo
VDS0
VGS0
VDD
VDS
Fig. II-4 : Point de fonctionnement
peut être
La somme RD+RS
determinée soit à partir de la loi d'Ohm dans la maille de sortie ce qui donne
V − VDSo
R D + R S = DD
I Do
soit graphiquement puisque la droite de charge coupe l'axe ID au point
VDD/(RD+RS).
II-32
VGS = VG-VS Or VG est fixé par la tension de polarisation de la
grille. (en géneral VG=0, exemple : cas de la polarisation
automatique, figure si-contre) . Peu importe la valeur de VG du
moment qu'elle soit connue. Cela nous permet de connaitre la
tension sur la sourse.
Vdd
Rd
G
D
S
VSo = VGSo-VG
VSo = RS IDo
Cela nous donne RS puis RD
Rg
.
Rs
Fig. II-5 : polarisation
automatique
II-33
I-5 Transistor MOS (Métal Oxyde semi-conducteur)
Le fonctionnement de ce genre de transistor est un peut similaire à celui du
JFET par le fait qu'ici aussi on va moduler le courant ID par la modulation de la
largeur d'un canal conducteur. Ici, on ne se servira pas d'une jonction PN pour y
arriver. La grille métallique est isolée du canal par une fine couche d'oxyde de
silicium fortement isolant. Il existe deux types de transistors, MOS à déplétion et
MOS à enrichissement.
II.1.2
I-5.1 MOS à enrichissement
Canal n
Canal P
D
G
D
B
B
G
S
S
G
S
D
S
G
D
metal
metal
isolant
n
isolant
p
n
p
p
n
B
B
Id
Id
Vgb
Vgb
Vth
ID
Vth
Vgb-Vth
Vgb-Vth
ID
Vgb
Vgb <= Vth
|Vgb|
Vgb >= Vth
Vds
Fig. 1.7 MOS à enrichissement
Vds
II-34
En l'absence de potentiel sur la grille un tel transistor ne comporte pas de canal
de conduction donc ID=0, on dit que transistor est normalement bloqué. Les zones
constituant le drain est la source forment avec le substrat deux jonction PN et
selon la polarité de VDS, il y aura toujours une jonction polarisée en inverse. Si on
applique une tension VGB sur la grille par rapport au substrat, en vertu des lois de
l'électrostatique, une charge égale et opposé à celle de la grille apparaîtra en face
de la grille sur l'autre 'électrode' qui n'est rien d'autre que la partie du substrat
qui est juste en face de la grille. La première quantité des porteurs constituant
cette charge vont servir à compenser la charge inhérente au type du semiconducteur constituant le substrat. Lorsque toutes les charges sont compensées,
des porteurs minoritaires sont cumulés et il y a création d'un canal, on dit qu'il y a
inversion de canal. Un courant ID apparaît alors si une tension VDS non nulle est
appliquée. La tension VGB à partir de laquelle il y a inversion du canal est dite tension
de seuil VTH, Cette tension dépend des caractéristiques géométriques et physique
du transistor et de la différence de potentiel entre la source est le substrat :
Vth ( VSB ) ≈ Vth ( 0) + 0. 5 VSB
Pour les valeur faibles de VDS, le canal se comporte comme une résistance :
1
W
R DS =
avec k = γ
L
2 k ( VGS − Vth )
W est la largeur du canal, L sa longueur et γ une caractéristique de la technologie.
Pour les technologies actuelles, elle est de l'ordre de 2.5 à 3.5 µA/V2.
D'une façon similaire au JFET, le fait d'augmenter VDS, provoque la diminution de
la largeur du canal du coté drain et il arrive un moment (|VDS| = |VGS-VTH|) où il y a
pincement du canal donc saturation du courant ID., qui à partir de cet instant
dépend peu de VDS. Pour un canal P, la tension VDS doit être négative, sinon il n'y a
pas de saturation de ID.
Avant saturation :
I D ≈ 2 k ( VGS − Vth ) VDS − k ( VDS ) 2
Après saturation :
I D ≈ k ( VGS − Vth ) 2
II.1.3
I-5.2 MOS à déplétion
Pour ce type de transistor, il existe un canal de conduction pour VGB=0, transistor
normalement ON. Le fait de polariser la grille par rapport au substrat va selon la
polarité de VGB, soit chasser les porteurs du canal; appauvrissement, soit les attirer;
II-35
enrichissement. Là aussi, la tension VDS doit être négative pour un canal P, sinon la
zone de saturation de ID n'est jamais atteinte.
Canal n
Canal P
D
D
B
G
B
G
S
S
G
S
D
S
G
D
metal
metal
isolant
n
n
isolant
p
p
p
n
B
B
Id
Id
Vgb
Vgb
Vth
Vth
ID
Vgb-Vth
Vgb-Vth
ID
Vgb< 0
Vgb>0
Vgb=0
Vgb=0
Vgb> 0
Vgb<0
Vds
Fig. 1.8 MOS à déplétion
Vds
III
III-36
FAMILLE DE CIRCUITS LOGIQUES
Un circuit intégré est rarement prévu pour fonctionner seul. La plupart du temps,
on devra le relier à d'autres pour constituer un système. Pour pouvoir être
connectés, les circuits doivent appartenir à la même famille, ils doivent avoir un
certain nombre de caractéristiques électriques identiques. Quand on doit dans un
même système utiliser deux familles de circuits, il faut prévoir des interfaces de
passage dans les deux sens.
Une famille logique est définie par une multitude de critères dont :
•
•
•
•
•
•
•
•
•
Le procédé de fabrication
le type de composants utilisé (bipolaire, MOS, ...)
Le schéma électrique définissant la porte élémentaire
La puissance consommée par la porte élémentaire
La vitesse de fonctionnement de la porte élémentaire
La température de fonctionnement
La tension d'alimentation
Les niveaux logiques en entrée et en sortie
Les caractéristiques en courant
Les familles logiques principales
Les familles logiques principales sont :
• Les familles bipolaires : Elles sont fabriquées à base de transistors bipolaires.
La plus répandues d'entre elles est la famille TTL (Transistor Transistor Logic)
qui possède de nombreuses variantes.
• Les familles CMOS : Elles sont fabriquées à base de transistor CMOS.
• Les familles BiCMOS : Elles sont fabriquées à base de transistors Bipolaires et
CMOS
• Les familles Low Voltage : Ce sont les familles fonctionnant avec une faible
tension d'alimentation
Model fonctionnel d'une porte logique
quelque soit sa famille logique, une porte logique peut être représentée par le
model suivant :
III-37
Vcc
Vi1
Vi2
H
Logique
Vo
Vin
L
Fig. III.1 : model fonctionnel d'une porte logique
Selon la fonction logique réalisée par la porte et la configuration des entrées, le
bloc logique détermine la commande des deux commutateurs H et L, 3
configurations sont possibles :
• L fermé, H ouvert, La sortie est au niveau bas ≡ Vo = VOL ≡ niveau logique "o"
• L ouvert, H fermé, La sortie est au niveau haut ≡ Vo = VOH ≡ niveau logique "1"
• L ouvert, H ouvert, La sortie est isolée ≡ Vo = VOZ ≡ niveau logique "Z" = haute
impédance
• L fermé, H fermé, Cet état est interdit car il correspond à un court-circuit
entre Vcc et la masse
Les figures ci-dessous montrent quelques exemples de portes logiques.
Vcc=5V
R2
1.6K
R1
4K
R4
130Ω
Q3
Vi1
Vi2
Q2
Q1
Vcc
14
D3
13
12
11
10
9
1
2
Boitier 7400 N
3
4
5
6
8
Vo
Q4
D1
D2
R3
1K
Fig. III.2 : porte logique NAND de la famille TTL standard
7
GND
III-38
Vcc=5V
R1
20K
R2
8K
R3
120Ω
Q3
Q4
D1
R7
Vi1
4k
Q1
Vi2
D2
Vo
R4
Q5
12k
D3
D4
R5
1.5k
R6
3k
Q2
Fig. III.3 : porte logique NAND de la famille TTL-LS
VDD
Vi1
Q1
Q2
Vo
Vi2
Q3
Q4
VSS
Fig. III.4 : porte logique NAND de la famille CMOS
IV
IV-39
TRAVAUX DIRIGES
Exercice 1.
Analyser le montage et donner la valeur de Vs pour les
deux cas suivants :
Vcc=5V
R2
1.5K
a) Ve = 0V
b) Ve = 4V
D
R1
Ve
Q
100
3.3K
Vs
R3
1.5K
Vee=-12V
Exercice 2.
Analyser le montage et donner la valeur de Vs
pour les deux cas suivants :
VCC=12V
R2
R1
2.2K
10K
D1
D2
Vs
Ve
a) Ve = 0V
b) Ve = 4V
Q1
Q2
R3
1K
On prendra :
β1 = β2 = β = 150
Seuil des jonctions = 0.7V
Vee=-12
Vcc=13V
Exercice 3.
Calculer R1 et R2 pour que :
a) Ve = -12V ⇒ transistor bloque, VBE = -4 V
b) Ve = +12,34V ⇒ transistor saturé avec IB =
2IBsat
R3
1K
B
R1
100-200
Ve
R2
IV-40
Vcc=12V
Exercice 4.
Calculer la valeur de Vs pour :
a) Ve= 0V
b) Ve = 5V
RC
9K
Vs
RB
100-200
Ve
5K
RE
2.8 k
Exercice 5.
5V
R1
1K
Ve
Les paramètres de Q1 et Q2 sont :
β1=β2=100, Pdmax=100 mW, ICE0=1µA.
Vcc=12V
R3
1K
Q1
Vs
Q2
R2
300Ω
1) Ve = 0.2V
- Quel est l'état de Q1 ?
- Calculer IE1, IB1 et IC1
- Quel est l'état de Q2 ?
- Calculer Vs .
2) Ve=5V, mêmes questions que 1)
Vee= -12V
Exercice 6.
Les paramètres de Q1 et Q2 sont :
β1=β2=100, Pdmax=400 mW, ICE0=1µA.
1) V1 = Vtt = 5V
a) K sur position 1
-Quel est l'état de Q1 ?
-Calculer IB1 et IE1 ?
-Quel est l'état de Q2 ?
-Calculer Vs .
b) K sur position 2
mêmes questions que a)
2) V1=Vcc=12 V
refaire la même étude que 1)
3) Faut-il choisir V1=Vtt ou V1= Vcc , pourquoi?
Exercice 7.
V1
5V
Vcc=12V
R3
1K
2
Κ
1
Ve
R1
56K
Q1
Vs
Q2
R2
300Ω
Vee= -12V
IV-41
Vdd=12V
R1
Vs
D
Ve
Q
R2
Rg
10K
Analyser le montage et donner la
valeur de Vs pour les cas suivants :
1) Ve = -5V , R1 = R2 = 4 k
2) Ve = +5V , R1 = R2 = 4 k
3) Ve = +5V, R1 = R2 = 200Ω
VGSoff = -3V,RDSon = 200Ω
Idss = 8 mA , RDSoff = ∞
Ve
Exercice 8.
Vo
+
Si VOH = 14V et VOL = -14V
Calculer R2 et Vr pour avoir les seuils de comparaison VS1 = 4V
et VS2=1V.
R1=4.7K
R2
Vr
Exercice 9.
Soit le montage de la figure ci-dessus :
• Pour l'ampli-op on prendra
R1=20k
C=10nF
VOH = Vcc = +9V, VOL= Vee = -9V
• Pour les diodes on prendra Vd = 0.7V
Analyser le montage, donner l'allure des
tensions VC,
et
VS, calculer les temps
intéressants.
capacité
Conditions initiales :
VS = VOH,
déchargée.
+9
Vs
+
-9
R=10K
D1
D2
D3
Exercice 10.
Vref=5V
R1
C1
+12
1K
Ve
-
Vs
+
1nF
-12
R
C=470nF
1K
Analyser le fonctionnement du montage ci-contre dans
le cas où Le signal d'entrée est un signal carré
d'amplitude Crête à crête A = 6V et de fréquence
f=500 Hz (T=2ms).
Dessiner sur le même graphique les signaux Ve, V-, V+,
et Vs.
Calculer la durée des impulsions de sortie.
On prendra VOH = +11V , VOL = -11V
IV-42
Exercice 11.
12V
• Pour l'ampli-op on prendra
VOH = +12V, VOL= -12V
• Vr est une tension positive
C=10nF
comprise entre 1 et 8 V
R=20k
R1
24K
+12
Vc
Analyser le montage, dessiner
l'allure des tensions VC, et VS et
donner l’expression de la Periode
en fonction de Vr
Conditions initiales : VS = VOH,
capacité déchargée.
On peut prendre 0.2V ≈ 0
+
-12
Vr
R3
1K
Q1
Vs
Q2
R2
1k
Exercice 12.
On utilise le montage suivant pour faire sonner une alarme chaque fois que la
tension Ve sort de l'intervalle [ V1, V2]
Vcc
Vcc = 5V
Ve
-
A
Alarme
Vcc
+
circuit
logique
Vcc
V1
+
RB
~
200
S
B
V2
Les Ampli-Ops (du type comparateur LM311) sont alimentés entre Vcc et la
masse et ont une tension de déchet nulle c.à.d. que : V+ > V- Î Vo = Vcc, et V+ < VÎ Vo = 0.
1) faire une table de vérité donnant S en fonction des différente situations
de Ve par rapport à V1 et V2. Donner l'expression logique de S en fonction
de A et B. Dessiner le circuit logique.
2) Proposer une modification pour que le circuit logique soit réduit à une
seule porte logique.
3) La résistance statique de la bobine est R = 0.5 k, calculer RB pour que le
transistor soit saturé (avec Ib = 2 Ibsat) quand la sortie de la porte
logique est au niveau haut soit Vs = 3.5V

Electronique De Commutation

Transcription

Documents pareils

A B E D C SITUER UN POINT C A D E F B SUR UNE FEUILLE

La fonction commutation Le transistor bipolaire NPN Calculs (Ic, ib

Telerupteur electronique

ertical Tie-Down Addendum

schémas de cablage

Simulation d`un PIC sous Proteus

ertical Tie-Down Addendum

BTS MICROTECHNIQUE

GAS-OIL GROUPES ÉLECTROGÈNES

Cours sur les Transistors