TD décodage d`adresses

ARCHITECTURE MATERIELLE DES SYSTEMES MICROPROGRAMMES
TD ARCHITECTURE MATERIELLE DES SYSTEMES
MICROPROGRAMMES
Les exercices suivants sont tirés des sujets de baccalauréat STI électronique session 1998
et 2001 ainsi que du concours général des lycées session 2003.
I. Baccalauréat STI génie électronique session 1998 « Moniteur générateur
d’hémodialyse Monitral SC30 »
Les questions suivantes se rapportent aux schémas structurels AN1 et AN2.
A. Étude des composants mémoires
Le composant U2 : 27C1001 est une EPROM. Le composant U3 : 4364 est une RAM.
TD
PAGE 1 / 10
RAM/C permet de sélectionner la RAM U3.
CS1/C permet de sélectionner le décodeur DECX U34.
CS2/C permet de sélectionner le décodeur DECY U19.
CS3/C permet de sélectionner le décodeur DECZ U15.
Les signaux RAM/C, CS1/C, CS2/C et CS3/C sont actifs au niveau logique 0.
EC est une sortie du microcontrôleur U16 : 68HC11, vous considérerez que EC est positionné en
permanence au niveau logique 1.
Travail à réaliser :
1.
Compléter le tableau mémoire suivant indiquant pour chaque composant l’adresse de début et
de fin en hexadécimale de leur plage d’adresses.
Travail à réaliser :
1. Indiquer ce que signifie le terme ROM et de quel type de mémoire il s’agit.
Read Only Memory : mémoire morte (à lecture seule).
2.
À partir du schéma structurel, déterminer la capacité de l’EPROM U2 en bits. Exprimer ensuite
votre résultat en méga-bits. Justifier vos réponses.
RAM
RAM
DECX
17 lignes d’adresses ; 8 bits de données.
17
Indiquer ce que signifie le terme RAM et de quel type de mémoire il s’agit.
Random Access Memory : mémoire vive (à lecture et écriture possible).
4.
AC14
AC13
AC12
AC11
AC10
AC9
AC8
AC7
AC6
AC5
AC4
AC3
AC2
AC1
AC0
0
0
0
0
0
0
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
0
0
0
1
1
0
0
0
0
0
0
0
0
0
0
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
0
0
0
1
1
0
0
0
0
0
0
0
0
1
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
0
0
0
1
1
0
0
0
0
0
0
1
1
0
0
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
Adresse
Hexa
0000
1FFF
2000
20FF
20
2 x 8 = 1 048 576 bits = 2 = 1 Mbits.
3.
DECX
AC15
À partir du schéma structurel, déterminer la capacité de la RAM U3 en octets. Exprimer ensuite
votre résultat en kilo-octets. Justifier vos réponses.
13 lignes d’adresses ; 8 bits de données.
213 = 8 x 210 octets = 8ko.
DECY
DECY
DECZ
DECZ
2100
21FF
2200
22FF
Le signal Z/C0 qui sélectionne le composant U53 : AD7528 (voir schéma structurel AN1) est généré
par le décodeur DECZ U15 : 74HC138 (voir schéma structurel AN2).
2.
B. Étude du décodage d’adresses
Le circuit programmable U1 : GAL16V8 réalise le décodage d’adresse. Les sorties
RAM/C, CS1/C, CS2/C et CS3/C répondent aux équations suivantes :
RAM/C = EC.AC15.AC14.AC13
Compléter le tableau suivant en indiquant le niveau logique à positionner sur chaque entrée de
U15 :74HC138 pour positionner la sortie Z/C0 au niveau logique 0.
AC2
broche 1
AC1
broche 2
AC0
broche 3
G1
broche 6
G2A
broche 4
G2B
broche 5
Sortie
sélectionnée
0
0
0
1
0
0
Z/C0
CS1/C = EC.AC15.AC14.AC13.AC12.AC11.AC10.AC9.AC8
CS2/C = EC.AC15.AC14.AC13.AC12.AC11.AC10.AC9.AC8
CS3/C = EC.AC15.AC14.AC13.AC12.AC11.AC10.AC9.AC8
3.
A partir des tableaux ci-dessus, donner en hexadécimale l’adresse du composant U53 : AD7528.
Justifier votre réponse.
U53 est sélectionné si DECZ est sélectionné et si Z/C0 est vérifié d’où l’adresse AD7528 = (2200)16.
ARCHITECTURE MATERIELLE DES SYSTEMES MICROPROGRAMMES
TD
AN1 sujet de bac 1998 « Moniteur générateur d’hémodialyse »
PAGE 2 / 10
ARCHITECTURE MATERIELLE DES SYSTEMES MICROPROGRAMMES
TD
AN2 sujet de bac 1998 « Moniteur générateur d’hémodialyse »
PAGE 3 / 10
ARCHITECTURE MATERIELLE DES SYSTEMES MICROPROGRAMMES
II. Baccalauréat STI génie électronique session 2001 « AVS 2000 Analyse de vitesse
du son »
A. Étude du traitement
Voir schéma structurel CAN12.
1. En vous aidant du chronogramme fourni (CAN13) représentant le cycle d’écriture du
microprocesseur NSC800, déterminer les informations disponibles sur les bornes AD0 à AD7
durant le cycle repéré T1.
TD
1.
2.
Déterminer l’équation logique de /CSRAM.
/CSRAM = /(A15./(A14.A13.A12.A11.A10)./IO/M)
/CSRAM = /A15+(A14.A13.A12.A11.A10)+IO/M
2.
Compléter le tableau des adresses de début et de fin ci-dessous. Préciser si les circuits
mémoires sont partiellement ou complètement utilisés.
Circuit
On dispose des bits d’adresses A7 à A0 (microprocesseur à bus d’adresses et de données
multiplexées).
PAGE 4 / 10
Début
EPROM
Fin
Déterminer les informations disponibles sur les bornes AD0 à AD7 durant le cycle repéré T2.
Début
On dispose des bits de données D7 à D0 (microprocesseur à bus d’adresses et de données
RAM
Fin
multiplexées).
B. Étude de la mémorisation des bits d'adresses de poids faibles
C’est le circuit IC2 référencé 74HC573 qui assure cette fonction.
1.
Indiquer pour quel niveau logique actif de l’entrée ALE cette fonction est remplie ?
Pour ALE = 0 (ALE permet de mémorisé les bits de poids faibles des adresses).
C. Étude de la mémorisation des programmes et des variables
1.
Déterminer les capacités mémoire, en kilo-octets, de IC3 et IC4.
15 fils d’adresses donc RAM et EPROM de 32 ko.
D. Étude du décodage d’adresses
Schéma interne partiel du circuit logique programmable réalisant le décodage d’adresse.
A15
A14
A13
A12
A11
A10
A9
A8
A7
A6
A5
A4
A3
A2
A1
A0
Héxa
0
0
1
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
0
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
$0000
$7FFF
$8000
$FBFF
Ceci est la combinaison la plus haute pour A14, A13, A12, A11 et A10 car la combinaison A14 =
A13 = A12 = A11 = A10 = 1 ne permet pas de sélectionner la RAM car /CSRAM = 1). On perd
donc les combinaisons de FBFF à FFFF soit 1ko (FFFF - FBFF = (400)16 = (1024)10). La RAM n’est
que partiellement utilisée.
La ROM est complètement utilisée.
3.
Compléter le plan mémoire ci-dessous.
Nom du circuit sélectionné
$FFFF
$E000 $FBFF
$C000
RAM
$A000
$8000
$6000
$4000
$2000
$0000
EPROM
ARCHITECTURE MATERIELLE DES SYSTEMES MICROPROGRAMMES
TD
CAN12 : Sujet de bac 2001 « AVS 2000 Analyse de la vitesse du son »
PAGE 5 / 10
ARCHITECTURE MATERIELLE DES SYSTEMES MICROPROGRAMMES
TD
CAN13 : Sujet de bac 2001 « AVS 2000 Analyse de la vitesse du son »
PAGE 6 / 10
ARCHITECTURE MATERIELLE DES SYSTEMES MICROPROGRAMMES
III. Concours général des lycées session 2003 Baccalauréat STI génie électronique
« Centre d’usinage »
TD
PAGE 7 / 10
2.
Quelles sont les caractéristiques technologiques qui différencient ces 3 circuits ?
U2 :
EPROM c’est une ROM programmable et effaçables.
U4 :
RAM mémoire vive.
U6 :
EEPROM c’est une ROM programmable et effaçable électriquement.
A. Etude de la carte processeur
Dans cette partie , vous allez étudier la carte « MC68000-CC » qui est le cœur du système. Le
schéma allégé comprend 3 pages, il est donné en fin sujet page DS1 àDS3.
Avertissement :
•
•
•
•
•
1.
1.
U2 :
Soit la variable X, son complément est noté /X.
Un signal labellisé X est noté /X dans le texte.
Le bus d’adresse est constitué de 24 bits (A23 à A0) bien que A0 ne figure pas à
l’extérieur du 68000.
Pour déterminer les adresses d’un circuit les bits non utilisés seront considérés à 0.
Bien que la documentation technique des composants ne soit pas fournie, il est
possible de répondre aux questions.
Capacité et technologie des différents circuits mémoire
Quelle est en bits et en octets la capacité mémoire de chacun des circuits U2, U4 et U6 ?
Justifier votre réponse et commenter les références en caractères gras des circuits 27C512,
628128, 28256.
2.
1.
Connexion de plusieurs circuits sur un bus de données
Quelle est la caractéristique technologique d’un circuit permettant sa connexion sur un bus de
données ?
Il faut que ses sorties soit à 3 états. Pendant qu’un circuit écrit ou lit sur le bus de donnée il faut que
les autres soient en haute impédance.
Rappel sur les sorties 3 états …
16 bits d’adresses et 8 bits de données donc il a une capacité de 216 octets = 65536 octets =
3.
64 ko c’est à dire 8 x 216 = 524288 bits = 512 kilo-bits.
Le chiffre en gras 512 correspond au nombre de kilo-bits.
1.
Etude du décodage d’adresses des circuits EPROM, RAM et EEPROM
Soit F la sortie du circuit U100:F. Donner son équation sous forme d’un produit. En déduire
l’état logique des signaux /AS et A23 pour que le circuit U105:A (74LS139) soit validé.
F = /AS . A23
U4 :
17 bits d’adresses et 8 bits de données donc il a une capacité de 217 octets = 131072 octets
= 128 ko c’est à dire 8 x 217 = 1048576 bits = 1024 kilo-bits.
Le chiffre en gras 8128 correspond à 128 kilo-octets avec bus de données de 8 bits.
U6 :
15 bits d’adresses et 8 bits de données donc il a une capacité de 215 octets = 32768 octets =
32 ko c’est à dire 8 x 215 = 262144 bits = 256 kilo-bits.
Le chiffre en gras 256 correspond au nombre de kilo-bits.
Pour que U105:A soit sélectionné il faut que F = 0 donc /AS = 0 et A23 = 0.
ARCHITECTURE MATERIELLE DES SYSTEMES MICROPROGRAMMES
2.
TD
Compléter le tableau suivant permettant de déterminer les zones d’adresses mémoire occupées
par (U2 U3) (U4 U5) et U6. Pour cela vous devez établir les conditions qui rendent actives les
sorties de U105:A. Les bits d’adresses ou signaux non utilisés seront notés X.
/VMA /AS
/RAM
U4 U5
/EPROM
U2 U3
/EEPROM
U6
X
X
X
X
X
X
0
0
0
0
0
0
A23
0
0
0
0
0
0
A22 A21 A20
0
0
0
0
1
1
1
1
0
0
1
1
X
X
X
X
X
X
A19
A18
A17
A16
A15
Adresse
hexadécimale
X
X
X
X
X
X
X
X
X
X
X
X
0
1
X
X
X
X
0
1
0
1
X
X
0
1
0
1
0
1
200000
23FFFE
000000
01FFFE
600000
60FFFE
E car A0 non câblé.
4.
1.
Etude du décodage d’adresses des circuits U300, U301, U306 et U307
Quelle est l’entrée qui sélectionne ou valide chacun des circuits suivants ?
U300 :
/CPTX (sortie de U106 74LS138).
U301 :
/CAN (sortie de U106 74LS138) et R/W (sortie de U1 68000).
U306 :
/CNAX.
U307 :
/CNAB.
2.
Combien d’adresse(s) occupe(nt) chacun des circuits suivants?
U300 :
2 adresses car seul A1 est directement connecté à ce circuit donc 21 = 2.
U301 :
8 adresses car A1, A2 et A3 sont directement connectés à ce circuit donc 23 = 8.
U306 :
1 seule adresse car il n’y a pas de fil d’adresse directement connecté à ce circuit.
U307 :
1 seule adresse car il n’y a pas de fil d’adresse directement connecté à ce circuit.
PAGE 8 / 10
3.
Compléter le tableau suivant permettant de déterminer les zones d’adresses mémoire occupées
par U300, U301, U306 et U307. Pour cela vous devez établir les conditions qui rendent actives
les sorties de U106.
/CAN
/CPTX
/CNAX
/CNAB
/VMA
/AS
A23
A22
A21
A20
A19
Adresse
hexadécimal
e de base
0
0
0
0
0
0
0
0
1
1
1
1
0
0
0
0
0
0
1
1
0
0
0
1
0
1
0
1
800000
880000
A00000
B80000
DS3 : Concours général des lycées session 2003 « centre d’usinage »
ARCHITECTURE MATERIELLE DES SYSTEMES MICROPROGRAMMES
TD
DS1 : Concours général des lycées session 2003 « centre d’usinage »
PAGE 9 / 10
ARCHITECTURE MATERIELLE DES SYSTEMES MICROPROGRAMMES
TD
DS2 : Concours général des lycées session 2003 « centre d’usinage »
PAGE 10 / 10