Système embarqué sécurisé (1/2) - Ensiwiki

Système embarqué sécurisé (1/2)

Contexte
 Multiplication des objets connectés, nécessité d’un chiffrement des échanges
 Chiffrement asymétrique : ECC (authentification)
 Nécessité d'un accélérateur matériel (performances / consommation)
 Attaque : nécessité de protections (légères)

Type d'implantation visé pour le projet
 Implantation sur plateforme SAKURA-X, FPGA Kintex-7
 Processeur = IP soft (MicroBlaze)
 Utilisation d’une IP en tant que coprocesseur pour chiffrement ECC
 Attaque du système par analyse de la puissance consommée (SPA)
 Contre-mesure logicielle
ENSIMAG/ Phelma
Projet Implantation Systèmes Embarqués
Système embarqué sécurisé (2/2)
Vcc
Courant consommé
Kintex 7 ( XC7K160 )
Processeur
MicroBlaze
Clé secrète
Copro ECC
1. Analyse du projet 14-15 avec le processeur + connexion PC sur carte
2. Amélioration/Complément du projet (lien UART, générateur aléatoire, …)
3. Attaque par analyse de la puissance consommée et étude de l’influence du
processeur sur l'efficacité (logiciel exécuté en parallèle du chiffrement) :
choix des fonctions de brouillage, étude des compromis, évaluation
d'efficacité "à l'œil" puis plus précise (attaque horizontale automatisée)
4. Eventuellement, ajout d'un brouillage matériel et évaluation
ENSIMAG/ Phelma
Projet Implantation Systèmes Embarqués
Chiffrement léger pour l'IoT (1/2)

Contexte
 Objet pour l'IoT : sécurité mais faible complexité …
 Authentification basée sur le chiffrement ECC
 Accélérateur matériel : quel coût "minimal" ?
Compromis avec les performances …
 Attaques : nécessité de protections, à quel coût ?

Type d'implantation visé pour le projet
 Implantation sur FPGA (Virtex 5 ou équivalent)
 Processeur = "soft core" (MicroBlaze)
 Co-processeur ECC à décrire en C (algorithme existant …), VHDL généré
avec un outil de synthèse algorithmique libre (GAUT)
 Protection contre les attaques par fautes (générée par l'outil de synthèse)
ENSIMAG/ Phelma
Projet Implantation Systèmes Embarqués
Chiffrement léger pour l'IoT (2/2)
Virtex v5 ou équivalent
Logique programmable
Bus système
Zone copro ECC
µBlaze
UART
1. Spécification/génération d'une IP ECC et validation niveau module
- description C
- synthèse HLS
- validation fonctionnelle du VHDL généré puis après synthèse sur FPGA
- exploration de l'espace des solutions (compromis complexité/performance), en
incluant des options de protection (flot de contrôle, …)
2. Intégration d'une version avec le processeur + connexion PC (IHM)
3. Validation globale
ENSIMAG/ Phelma
Projet Implantation Systèmes Embarqués