La logique séquentielle

Fiche d’apport de connaissances
La logique séquentielle
Dans un circuit séquentiel, une combinaison des variables d’entrées peut induire
différentes combinaisons des variables de sorties, tout dépend de l’état actuel des sorties.
Circuit
séquentiel
entrées
sorties
Cette structure induit obligatoirement une notion de mémorisation de l’état actuel des
sorties. Les éléments de base de la logique séquentielle sont les bascules. Ce sont des
mémoires élémentaires.
La bascule D : (aussi appelée registre)
Symbole :
D
Chronogrammes :
Table de vérité :
H
Q
H
Q
Rôle : la sotie Q recopie
et mémorise l’entrée D
sur un front actif (montant
ou descendant) du signal
d’horloge H.
H
0
1
↑
↑
D
X
X
0
1
Qn
Qn-1
Qn-1
0
1
Mémorisation
D
Q
↑ : front montant
Q
La logique séquentielle synchrone :
Un circuit séquentiel synchrone est constitué de portes logiques et de registres
(bascules D). Le terme synchrone signifie que tous les registres reçoivent le même signal
d’horloge. Un circuit séquentiel synchrone est un machine d’état dont voici le schéma
général :
Q(n)
Entrées
E
Logique
combinatoire
(Portes logiques)
Q(n+1)
Etat futur des
sorties
Registres
(bascules D)
horloge
Q(n)
Sorties
Etat actuel des
sorties
Description du schéma
La logique combinatoire permet de décoder l’état futur des sorties Q(n+1), à partir des
entrées E et de l’état actuel des sorties Q(n). L’état futur deviendra l’état actuel des sorties au
front actif du signal d’horloge.
Remarque : il y a autant de registres que de sorties.
Pour concevoir un circuit logique combinatoire, il faut rechercher l’équation logique
Q(n+1) = f[Q(n), E] pour chaque sortie.
G. COMTE
Fiche d’apport de connaissances
Représentation graphique de l’évolution des sorties d’une machine d’état
Il existe deux représentations graphiques les chronogrammes et les diagrammes d’état.
Chronogrammes : représentation de l’évolution des sorties en fonction des entrées dans le
temps. (exemple chronogrammes de la bascule D)
Diagramme d’état : tous les états des sorties sont représentés dans des bulles. Les
transitions d’un état à un autre et les maintiens dans l’état sont représentées par des flèches.
Sur ces flèches figurent les conditions qui donnent lieu à un maintien ou à une transition.
Une transition ou un maintien ne se produit qu’au front actif du signal d’horloge.
Remarque : le signal d’horloge n’apparaît pas sur un diagramme d’état.
Condition de
maintien dans
l’état n
Etat n
Etat des sorties
Condition de
transition de
l’état q vers l’état n
Condition de
transition de
l’état n vers l’état q
Etat q
Etat des sorties
Exemple 1 :
Soit une fonction logique dont la sortie Q1 change d’état à chaque front montant du signal
d’horloge H
Diagramme d’état :
Chronogramme :
H
Légende de lecture :
0
Q1
Q1
1
Q1(n)
Logique
combinatoire
Q1(n+1)
Registre
Q1(n)
H
Recherche de l’équation : Q1(n+1) = f[Q1(n)]
Q1(n)
0
1
Q1(n+1)
1
0
Q1(n+1) = Q1(n)
Equation
G. COMTE
Fiche d’apport de connaissances
Dessin du circuit :
Etat actuel
Etat futur
En utilisant la sortie Q :
Logique combinatoire
Registre
Exemple 2 :
Soit une fonction logique dont la sortie Q2 change d’état à chaque front montant du signal
d’horloge H si l’entrée E2 = 0. Si E2 = 1 la sortie Q2 ne change pas d’état.
Chronogramme :
Diagramme d’état :
H
Légende de lecture :
E2
1
E2
Q2
0
0
0
Q2
1
1
Q2(n)
E2
Logique
combinatoire
Q2(n+1)
Recherche de l’équation : Q2(n+1) = f[Q2(n);E2]
E2
0
0
1
1
Q2(n)
0
1
0
1
Registre
Q2(n)
H
Q2(n+1)
Equation
Dessin du circuit :
G. COMTE
Fiche d’apport de connaissances
Exemple 3 :
Soit une fonction logique possédant quatre sorties S0, S1, S2 et S3. Quand sont entrée E3 est à
l’état haut, à chaque front montant du signal d’horloge H un 1 logique se décale de S0 vers S3.
Quand E3 est à l’état bas le 1 logique se décale de S3 vers S0.
Chronogramme :
H
E3
S0
S1
S2
S3
Diagramme d’état :
Reset
0000
Etat1
1000
1
0
1
S0S1S2S3
Etat2
0100
0
1
Nom de l’état
0
Etat4
0001
Légende de lecture :
E3
0
Etat3
0010
1
G. COMTE