Examen : Architecture des ordinateurs– Correction

Examen : Architecture des ordinateurs– Correction

Examen : Architecture des ordinateurs– Correction
Examen : Architecture des ordinateurs– Correction
Damien Martin-Guillerez
IUT de Saint-Malo
Janvier 2008
1 Un corrigé
!
1.
2.
3.
4.
5.
Question 2
Chipset
PCI
Socket CPU
Slots RAM
Pile CMOS
! Question 3
Instruction Pointer
! Question 4
Largeur du bus (bits)
Fréquence du bus (Mhz)
Taux de transfert (Mo/s)
RAM DDR
32
100
800
! Question 5
! Question 6 Nombre de lignes L1 :
= 256.
Nombre de blocs L1 : 1024
4
ISA
16
8.33
16.66
AGP 8x
32
66
2112
IDE
16
66
132
224 = 16M o
256ko
64×4
= 1024.
! Question 7
Adresse décimale Adresse hexadécimale Numéro de bloc décimal Numéro de bloc hexadécimal
0
000000000h
0
00000000h
256
000000100h
1
00000001h
512
000000200h
2
00000002h
1024
000000400h
4
00000004h
16896
000004200h
66
00000042h
197632
000030400h
4
00000004h
222208
000046400h
100
00000064h
330240
000050A00h
10
0000000Ah
Il s’agit d’une division par 256 (décalage de 8 bits pour les 256 octets d’une ligne) et d’un
modulo 256 (and 0FFh).
! Question 8
1
Examen : Architecture des ordinateurs– Correction
Bloc 0
Numéro de ligne
Adresse
0
08020000h
1
08030000h
2
08010000h
3
08050000h
!
1.
2.
3.
4.
5.
6.
7.
8.
Bloc 1
Numéro de ligne
Adresse
0
08020100h
1
08030100h
2
08010100h
3
08050100h
Compteur
1
2
5
0
Question 9
12341234h - RWX
31335555h - RW
42424242h - RW
00000666h - R
31331337h - RW
Faute de page
43211234h - RX
Faute de page
2
Compteur
4
1
0
2