Laboratoires, pour proposer une thématique de recherche

Entreprises,
●
Nom de l’entreprise : STMicroelectronics
.................................................................................................................................................................
● Ville
et code postal : 38926 Crolles Cedex
……………………………………………………………………………………………………………………….
● Nom
du laboratoire académique partenaire (si déjà connu): CEA-LETI
…………………………………………………………………………………………………………………………………………………………….
● Numéro
de reconnaissance du laboratoire : ……………………………………………………
● Descriptif de
la thématique de recherche (sans aucun caractère confidentiel) :
Sujet de thèse:
Etude et exploitation de la technologie FDSOI 22nm pour les
applications numériques basse consommation
Avec l’arrivée des technologies CMOS/BULK sub-32nm, les gains en vitesse et en consommation des
circuits intégrés obtenus grâce à la miniaturisation des dispositifs ne sont plus aussi significatifs qu'ils
l'étaient. En effet, certains effets physiques deviennent de moins en moins négligeables et affectent
les performances ainsi que la robustesse des circuits. C’est notamment le cas de la consommation
statique des circuits qui explose en raison de la forte augmentation des courants de fuites des
dispositifs et de leurs dispersions électriques.
Pour les nœuds en dessous de 32nm, de nombreuses architectures nouvelles de dispositifs sont à
l'étude pour remplacer les dispositifs CMOS/BULK conventionnels, afin de poursuivre le « scaling ».
Ces dispositifs émergents, basés sur des transistors à film de silicium mince non dopé, offrent un
meilleur contrôle électrostatique (moins de courants de fuite), améliorent le transport (meilleur
mobilité des porteurs) et présentent un canal plus homogène (moins de dispersions). Parmi ces
dispositifs, la technologie silicium sur isolant complètement désertée (FD-SOI : Fully-Depleted SiliconOn-Isulator) apparaît comme une candidate très prometteuse. En outre, par rapport aux autres
solutions envisagées (par exemple le FinFET), son architecture planaire proche de celle du BULK est
particulièrement avantageuse pour une transition rapide au niveau industriel.
Au cours des dernières années, STMicroelectronics et le CEA-LETI ont été fortement impliqués dans
le développement de la technologie FDSOI. Les travaux, menés en collaboration avec des partenaires
industriels (SOITEC, IBM…) et académiques, ont permis de mettre en place une filière FDSOI 22nm
dans les installations de STMicroelectronics et du CEA-LETI. Les résultats récents ont montré un bien
meilleur contrôle de l’électrostatique des transistors et de leur variabilité en comparaison de l'état
de l’art.
Bien que les avantages de la technologie FDSOI soient maintenant largement démontrés et reconnus
au niveau transistor, il est également important d'évaluer les avantages de cette technologie au
niveau circuit et plus particulièrement en termes d'économie en énergie. En effet, la réduction de la
consommation d’énergie dans les systèmes digitaux est devenue aujourd’hui la préoccupation
majeure des concepteurs de circuits intégrés. La réduction de la consommation est l’un des trois
paramètres essentiels de la conception au côté de la vitesse et de l’augmentation de la densité
d’intégration. La technologie FDSOI offre des caractéristiques électriques particulièrement
intéressantes permettant la conception de circuits intégrés basse tension, basse consommation.
Le travail de thèse sera de définir et construire des méthodologies de conception adaptées au FDSOI
permettant de réduire fortement la consommation statique et dynamique dans les circuits. Les
solutions innovantes apportées seront validées aux travers de démonstrateurs numériques et
mémoires SRAM pour les nœuds 22nm et en dessous.
Le déroulement du projet de recherche se déroulera suivant les 4 étapes définies ci-dessous :
-
Phase 1 : Travail préparatoire
o
Bibliographie sur la technologie FDSOI et ses alternatives
o
Bibliographie sur les avantages de la technologie FDSOI au niveau circuit
o
Discussions avec les ingénieurs filières et de modélisations (TCAD + compact) pour situer
l’état d’avancement de la technologie FDSOI
o
Définition des performances des circuits à atteindre par rapport aux nœuds technologiques
22nm : consommation et délai (selon les besoins industriels)
o
Définition des figures de mérites
o
Définition des circuits types pour l’évaluation de la technologie
-
Phase 2 : Evaluation de la technologie FDSOI
o
Evaluation et comparaison des caractéristiques électriques FDSOI versus BULK au niveau
transistor
o
Evaluation des solutions de conception basse consommation en technologie FDSOI
o
Portage de démonstrateurs numériques et mémoire représentatifs en BULK en FDSOI
o
Evaluation et extrapolation des gains apportés par la technologie FDSOI à iso-vitesse, isoconsommation dynamique ou iso-consommation statique
-
Phase 3 : Conception spécifique à la technologie FDSOI
o
Analyse des spécificités de la technologie FDSOI par rapport au BULK (Règles de dessin,
approches Multi-VT…)
o
Proposition de méthodologies de conception propres au FDSOI
o
Conception des démonstrateurs de la phase 2 selon les méthodologies proposées
o
Evaluation et extrapolation des gains apportés par la conception spécifique
-
Phase 4 : Réalisation d’un démonstrateur silicium
o
Conception des différents démonstrateurs, intégration de solutions basse consommation
o
Application d’un flot de conception Fully Depleted
o
Mesures et caractérisations
o
Analyse des résultats, corrélation Si vs CAD et extrapolation
Ce sujet est vaste, multidisciplinaire et complet (De la technologie à la conception de circuits en
passant par la modélisation). Il conviendra parfaitement à un thésard dynamique, curieux, ouvert aux
autres et intéressé par la recherche appliquée. Il sera mené en étroite collaboration avec les
départements de technologie (D2NT) et de conception (DACLE) du LETI.
Ce travail de recherche sera valorisé à travers des publications dans des conférences circuits et
technologiques de niveau élevé.
Les connaissances requises pour mener à bien ce projet sont :
-
Compréhension de la physique du transistor MOS
-
Expérience en conception de circuits intégrés, et maitrise des outils CAO associés
-
Connaissance de la technologie SOI, si possible
● Date
de recrutement : Octobre 2010
…………………………………………………………………………………………………………
● Adresse
e-mail à laquelle le candidat doit envoyer sa candidature :
[email protected] , [email protected] .....................................................................