Bewegung bei FPGAs und Structured ASICs - All

TECHNIKSZENE
Standard-ASICs in der Zange
Bewegung bei FPGAs und Structured ASICs
Die Anbieter programmierbarer Logik wollen mit immer leistungsfähigeren Bausteinen, die zudem noch preiswerter
angeboten werden, weiter den ASIC-Lieferanten das Leben schwer machen. elektronik industrie zeigt die neuesten Produkte von Actel und Altera, die, wenn auch mit unterschiedlichen Technologien, in die selbe Stoßrichtung zielen.
Bei Verwendung Flash-basierter FPGAs
sind jetzt sichere, wieder programmierbare Logik-Lösungen mit geringem Stromverbrauch und nicht flüchtigem Verhalten implementierbar. Diese bieten die
Time-to-Market-Vorteile von FPGAs zu
ASIC-ähnlichen Preisen,so dass der Umstieg
auf Standard-ASIC-Lösungen für höhere
Stückzahlen immer mehr in den Hintergrund treten wird.
Basierend auf feingranulierter Architektur, die zusätzlich für geringste Kosten optimiert ist, bieten dagegen strukturierte
ASICs hohe Gatterkomplexitäten und hohe
Geschwindigkeit bei geringer Leistungsaufnahme, was sie ebenfalls als Alternative
für viele Standard-ASIC-Realisierungen
prädestiniert. Die strukturierten ASICs namens HardCopy von Altera bieten zudem
weitere Vorteile gegenüber Standard-ASICs.
Das sind einmal die geringeren Gesamtkosten, die kürzeren Entwicklungszeiten
bzw. Time-to-Market und schließlich die
nahtlose Migration vom FPGA zum HardCopy-Baustein.
Flash-FPGAs von Actel
Actel stellt mit ProASIC3 und ProASIC3E
die dritte Generation seiner Flash-basierten programmierbaren Logik-Lösungen
vor. Mit den beiden neuen Familien bringt
die Firma nach eigenen Angaben die weltweit preiswertesten FPGAs auf den Markt.
Sie haben zudem gegenüber vergleichbaren SRAM-Produkten Vorteile hinsichtlich
Leistung und Sicherheit.
ProASIC3/E sind im so genannten „Valuebased“-Segment des FPGA-Marktes angesiedelt. Dieses verzeichnet ein überdurchschnittliches Wachstum und soll im
˘ AUTOR
Siegfried W. Best,
Redaktion
elektronik industrie
30
laufenden Jahr ein Volumen
von 500 Millionen US-$ erreichen. Bei Preisen ab
1,50 US-$ sind die neuen ProASIC3-Bausteine die weltweit preiswertesten FPGALösungen. Actels neue
Single-Chip Logik-Lösungen,
die auf dem Erfolg der ProASIC Plus-Familie aufbauen, bieten 64 Bit / 66 MHz
PCI-Leistung und sind die Bild 2: Die neue Architektur von HardCopy II führt zu einer draindustrieweit ersten FPGAs matischen Kostenreduzierung.
mit integriertem Flash-Speicher. Die ICs decken den KomplexitätsbeDie ProASIC3/E-Familien (Bild 1) enthalten
reich 30.000 bis 3 Millionen System-Gates
einen 1.024 Bit (128 x 8 Pages) großen nichtab und sind mit der führenden Technoloflüchtigen Flash-Speicher sowie bis zu
gie der sicheren integrierten In-Systemsechs PLLs, die den Kern von integrierten
Programmierbarkeit (Secure ISP) ausgeTaktaufbereitungs-Schaltungen bilden.
stattet.
Der NV- Speicher kann für eine Vielzahl
von System-Funktionen verwendet werden. Dazu gehören IP-Adressierung, Speichern von Anwender-Parametern, System-Kalibrierung,Verwaltung von Seriennummern und/oder Lagerüberwachung
und Date Stamping. Darüber hinaus enthalten die neuen FPGAs bis zu 504 kBit
Embedded Dual-Port SRAM und bis zu 616
User-I/Os mit 66 MHz / 64 Bit Leistung.
Die ProASIC3/E-Familien bieten mit ihren
integrierten FlashLock-SicherheitsfunkBild 1: Funktionsblöcke von ProASIC3.
tionen eine einzigartige Kombination von
Wiederprogrammierbarkeit und DesignZusätzlich zu niedrigen Stückkosten bieten
Sicherheit, ohne dass zusätzliche Kompodie beiden FPGA-Familien ProASIC3/E Entnenten hierfür erforderlich wären. Anders
wicklern die Möglichkeit, diverse Systemals bei anderen FPGA-Technologien verkomponenten auf dem Board einzuspahindern diese Sicherheitsfunktionen den
ren. Z. B. sind zum Betrieb der Bausteine
Zugang zu allen Programmierdaten, wobei
weder Boot-PROM noch µC erforderlich.
für Field-Updates/Upgrades die sichere
Durch die Live-at-Power-up (nichtflüchtiIn-System-Wiederprogrammierung mitgen) Eigenschaften erübrigt sich zudem
hilfe einer 128-Bit-AES-Verschlüsselung
der Einsatz zusätzlicher CPLDs, die zur Gevorgenommen werden kann. Auch bei
währleistung der System-Funktionalität
künftigen Design-Iterationen oder Systemin der Power-up-Phase bei Verwendung
erweiterungen im Feld ist damit ein Diebflüchtiger FPGA-Technologien oftmals notstahl oder das Kopieren wertvoller IP-Funkwendig werden.
tionen nicht möglich.
elektronik industrie 1/2 - 2005
˙
KOMPAKT
Strukturierte ASICs von Altera
Altera kündigt mit der HardCopy II-Familie seine nächste Generation strukturierter ASICs an. Die Familie bietet nach
Angabe der Firma die industrieweit leistungsfähigsten strukturierten ASICs mit
einer FPGA-basierten Designmethodik
und Kostenreduzierungen auf nur noch
etwa 15 Dollar für Komplexitäten von 1 Million ASIC-Gattern. HardCopy II stellt bis
zu 2,2 Millionen ASIC-Gatter,8,8 Mbit RAM
und über 350 MHz Systemgeschwindigkeit
zur Verfügung.Damit baut Altera seine Position mit strukturierten ASICs in den Bereichen drahtlose und drahtgebundene
Kommunikation, Speichertechnologien,
digitale Konsumelektronik, Industrieelektronik und Verteidigungstechnik weiter aus.
Die Möglichkeit, Design zuerst als Prototyp in einem FPGA zu implementieren
und dann mit HardCopy schnell in die Produktion überzuführen, ermöglichte signifikante Time-to-Market-Vorteile. Altera
bietet einen besonderen Entwicklungsprozess für strukturierte ASICs mit einer
nahtlosen Migration von einem anschlussund funktionskompatiblen FPGA (Bild 2).
Dieser Prozess senkt das Entwicklungsrisiko und die Kosten im Vergleich zu anderen
ASIC- oder strukturierten ASIC-Lösungen.
Mit der Quartus II-Entwicklungssoftware
und den Stratix II-FPGAs können Entwickler
ihre Designs im System bei voller Geschwindigkeit verifizieren. Es können sogar mehrere Design-Varianten entwickelt
werden, bevor man in die Fertigung geht.
Steht das Design fest, dann erzeugt die
Quartus II-Software automatisch die Files
für das HardCopy Design Center von Altera.
Dieses sorgt für eine schlüsselfertige Migration des Designs in ein strukturiertes
ASIC der HardCopy II-Familie und liefert vollständig getestete Prototypen schon in
acht bis 10 Wochen. Entwickler können
für Synthese,Verifizierung,Timing-Analyse
oder zur Prüfung der Logikäquivalenz ihre
bisherigen Tools von Cadence,Mentor Graphics, Synopsys und Synplicity verwenden. ASIC- und FPGA-Entwickler können so
für die strukturierten ASICs der HardCopy
II-Familie ihren bewährten Design-Flow
nutzen – ohne neue Tools und zusätzliche Kosten.Wie die bisherigen HardCopyFamilien basieren auch die HardCopy II-
elektronik industrie 1/2 - 2005
Wesentliche Merkmale von HardCopy II:
Die HardCopy II-Familie umfasst fünf Bausteine mit Kapazitäten von 1 Million bis hin
zu 2,2 Millionen ASIC-Gattern. Es werden
schnelle Speicher-Interfaces zu externen
Speichern (233 MHz für SDRAM und
250 MHz für RLDRAM II) unterstützt. Darüber hinaus unterstützen die HardCopy
II-Komponenten schnelle I/O-Standards
wie 10-Gigabit Ethernet (XSBI), SFI-4, SPI
4.2, HyperTransport, RapidIO und UTOPIA
Level 4 bis zu 1 Gbit/s. HardCopy II-Bausteine reduzieren die Core-Leistungsaufnahme gegenüber ihren Design-Pendants
in Stratix II-FPGAs um mehr als 50 Prozent.
Bausteine auf derselben Design-Methodik
mit FPGAs als Prototypen für eine schnelle, nahtlose und sichere Konvertierung
vom FPGA zum strukturierten ASIC.
Preise und Verfügbarkeit
Entwickler können ab sofort mit der Quartus II 4.2-Software ihre Stratix II-FPGAPrototypen für eine spätere Konvertierung mit HardCopy II entwickeln. Erste
HardCopy II-Bausteine werden ab dem
3. Quartal 2005 verfügbar sein. Die HardCopy II-Familie umfasst fünf Bausteine
mit Kapazitäten von 1 Million bis hin zu
2,2 Millionen ASIC-Gattern. Bei Stückzahlen von 100 000 beginnen die Preise für Einzelchips bei 15 Dollar. Für eine komplette,
schlüsselfertige Lösung mit voll getesteten Prototypen werden die NRE-Kosten
mit etwa 225 000 Dollar beziffert. Muster
des Bausteins ProASIC3E 600 werden im
Rahmen von Actels „Early-Access“-Programm angeboten. Die komplette Bausteinfamilie wird im Jahresverlauf auf den
Markt kommen und zu Stückpreisen ab
1,50 US-$ angeboten. Sieben Bausteintypen gibt es zu Preisen unter 10 US-$ (bei
Abnahme von 250.000 Stück).
Weitere Informationen zu den strukturierten ASICs der HardCopy II-Familie
findet man unter: www.altera.com/
hardcopy2.
˙
KONTAKT
Actel
Kennziffer 417
www.actel.com
Altera
Kennziffer 409
www.altera.com/hardcopy2
31