docConception DSP avec Xilinx™ System Generator®
download 
Plainte Transcription
Conception DSP avec Xilinx™ System Generator®
Descriptif de Formation - Ref:002836A - 29/09/2016 Conception DSP avec Xilinx™ System Generator® 2 jours PARTENAIRES OBJECTIFS Cette formation permet de comprendre le flow de conception Xilinx™ pour concevoir un FPGA en partant d'une description Mathworks™ Simulink® à base du blockset Xilinx™ System Generator® Identifier les capacités d’un FPGA Xilinx™ et implémenter un design de l’algorithme à la simulation PRÉREQUIS matérielle Lister les différents blocs disponibles dans l’outil Co-simulation matérielle Connaissance de MATLAB® et Simulink® Lister les blocs haut niveau disponibles pour du filtrage Connaissance basique de traitement du signal et de la FFT Connaissance des ressources DSP dans les FPGAs Xilinx™ Développer un système multi-rate Intégrer un modele System Generator® dans CONFIGURATIONS l'environnement Vivado™ Définir une interface processeur Intégrer une IP depuis un code source C dans Configuration logicielle : l'environnement System Generator® Xilinx Vivado™ System Edition 2015.1 Matlab® et Simulink® R2015a FORMATIONS CONNEXES Configuration matérielle : Ordinateur récent (i5 ou i7) Windows 7 64b Techniques d’Implémentation de fonctions DSP pour FPGA Minimum 8Go de mémoire vive Xilinx™ Résolution d'affichage minimum 1024x768, Vivado™ High Level Synthesis recommandée 1920x1080 Conception avec les familles Xilinx™ Série-7 Pour les formations sur site, prévoir un vidéo projecteur Exercice : routage des signaux CHAPITRES Implémentation de mécanisme de contrôle Exercice : Implémentation de mécanisme de contrôle 1ER JOUR 2ÈME JOUR Introduction à System Generator Système Multi-rate Les bases de Simulink Exercice : Concevoir une filtre FIR à base de MAC Exercice : Utilisation de Simulink Utilisation basique de system generator Exercice : Démarrer avec System Generator Routage des signaux Conception de filtres Exercice: concevoir un filtre FIR avec FIR Compiler Intégration System Generator®, Vivado™ Design Suite et Vivado™ MVD Training - 106 avenue des guis - 31830 Plaisance du Touch - France Tel : +33 (0) 5 62 13 52 32 - Fax : +33 (0) 5 61 06 72 60 - www.mvd-training.com SIRET : 510 766 066 00029 - Identifiant TVA : FR 74510766066 - NAF : 8559A Déclaration d’activité enregistrée sous le n° 73 3105366 31 auprès du Préfet de région de Midi-Pyrénées 1 Descriptif de Formation - Ref:002836A - 29/09/2016 HLS Kit de développement DSP à base de Kintex-7 Exercice : Intégration System Generator® et Vivado™ Design Exercice a : Intégration System Generator® et Vivado™ HLS Suite Exercice b : Interface AXI4-Lite NOTES Les supports de cours seront fournis au format électronique (Vital-Source Bookshelf). CONTACT Tel : 05 62 13 52 32 Fax : 05 61 06 72 60 [email protected] MVD Training - 106 avenue des guis - 31830 Plaisance du Touch - France Tel : +33 (0) 5 62 13 52 32 - Fax : +33 (0) 5 61 06 72 60 - www.mvd-training.com SIRET : 510 766 066 00029 - Identifiant TVA : FR 74510766066 - NAF : 8559A Déclaration d’activité enregistrée sous le n° 73 3105366 31 auprès du Préfet de région de Midi-Pyrénées 2
Documents pareils
Programmation en C/C++
Figure 2. 1: Fenêtre de nouveau projet. .............................................................................. 6
Figure 2. 2: Ajouter des fichiers au projet ...................................
